Class-D EMI抑制技术

本章深入讨论Class-D放大器的电磁干扰（EMI）问题及其抑制方法。Class-D的高频高速开关特性使其天然成为EMI源，效率与EMI之间的矛盾需要通过精心的电路设计、布局和滤波来解决。

15.1 Class-D产生EMI的原因

Class-D放大器在高开关频率（>250kHz）下以快速上升/下降时间切换高电压和大电流，天然具有EMI倾向。

效率与EMI的矛盾：

提高效率 → 加快开关速度 → 减少过渡时间
加快开关速度 → 更高的 $d v / d t$ 和 $d i / d t$ → 更多EMI

15.2 电流环路（磁场，B-Field）

15.2.1 开关电流环路作为发射天线

开关电流在电路环路中构成发射天线。减小EMI的关键是减小电流环路面积。

反向恢复电流路径分析：

$i_{RR}$ 是极高频脉冲，走线电感阻止远距离供电电容提供电流
优先流经最低电感的陶瓷电容（ $C_{30 A}$ ），而非高ESL铝电解电容
完整环路：+48V → 上管 → 下管体二极管 → 陶瓷电容 $C_{32 A}$ → 地连接 → $C_{30 A}$ → 回到+48V

15.2.2 缩短环路的方法

在上管漏极和下管源极之间添加电容 $C_{y}$ ，提供更短更低电感的 $i_{RR}$ 路径
电流环路既可作为发射天线也可作为接收天线

15.2.3 天线效率

最短有效天线长度 = $λ /4$

λ = \frac{c}{f \times ε _{r}}

其中 $c = 3 \times 1 0^{8} m / s$ ，FR4介电常数 $ε_{r} = 4.8$

PCB波长缩短效应：FR4上的波长约为空气中的一半。

15.3 电压节点（电场，E-Field）

高 $d v / d t$ 开关节点产生电场辐射：

MOSFET封装的源/漏端已有不可缩小的铜面积
散热需求要求更大铜面积 → 与EMI最小面积矛盾

一般布局原则：

电流环路走线平行于（或覆盖）返回路径，减小电感
在潜在EMI源下方使用完整地平面
尽可能隔离辐射源和敏感电路
尽可能采用EMI滤波

15.4 电缆EMI

电缆是Class-D设计中最主要的RF发射源：

最有效的辐射天线
传导EMI的通道

需考虑的电缆类型：

信号输入
接口和控制
电源输入
输出（扬声器）

15.5 共模（CM）与差模（DM）

CM信号：所有导体上相对于参考地的信号——EMI的主要来源
DM信号：导体之间的信号——正常工作信号

15.5.1 AD vs BD调制对EMI的影响

调制方式	CM电压	EMI影响
AD调制	接近零	较低EMI
BD调制	$0.5 \times V_{DD}$ （开关频率处）	较高EMI，需额外滤波

BD调制可通过添加铁氧体和更复杂的开关方案来缓解EMI。

15.5.2 尖峰噪声

LC滤波器将方波衰减为低幅值残余正弦波，但开关转换处产生尖峰噪声（10–60MHz），受以下因素影响：

功率管开关速度（ $d i / d t$ 、 $d v / d t$ ）
MOSFET体二极管反向恢复特性
Class-D电感并联电容
滤波电容ESL
PCB寄生参数激励

15.6 EMI抑制方法

15.6.1 控制开关速度

最简单方法：调整栅极电阻值
需与效率权衡

15.6.2 外部肖特基二极管 + 本地电容

肖特基二极管旁路体二极管（无反向恢复）
低ESL陶瓷/薄膜电容从上管漏极到下管源极，本地循环 $i_{RR}$

15.6.3 电感优化

单层绕制，起始/终止匝不重叠 → 降低并联电容，提高自谐振频率
注意匝对磁芯的电容
磁芯涂覆或包带可减少匝-芯电容

15.6.4 滤波电容

使用低ESL陶瓷或金属化薄膜电容
SMD类型ESL低于引线类型

15.6.5 减少PCB寄生

高 $d v / d t$ 和 $d i / d t$ 走线最小化电感
详见Class-D PCB布局与热设计

15.6.6 R-C缓冲器

从开关节点到地的串联R-C网络：

可调谐阻尼高频振铃
效果与功耗成正比
功耗由电容值决定，但由电阻耗散
优先通过优化布局解决振铃，而非依赖耗散性R-C网络

15.7 扩频技术

固定频率 + 抖动

在固定开关频率上添加少量抖动（<10%载波频率）：

总发射能量不变，但展宽到更宽频带
峰值、准峰值和平均值降低
更容易通过EMI测试

可变频率拓扑

自振荡设计天然具有EMI优势——发射能量分布在更宽频率范围。但非合规时更难以调试（特定条件下才出现EMI）。

15.8 抗扰度测试

除发射外，电缆还需考虑传导/辐射抗扰度：

传导抗扰度：RF钳注入电缆
辐射抗扰度：强RF场照射整个系统
用于减少发射的”修复措施”通常也有助于提高抗扰度

15.9 噪声旁路到机箱

15.9.1 旁路电容

低ESL陶瓷电容尽可能靠近信号出口点
馈通电容是最佳方案（延续屏蔽），但成本高
双电容结构（Johanson X2Y®）：两个电容共中心端，电流抵消效应实现极低电感

15.9.2 铁氧体磁珠

添加串联铁氧体可增强旁路效果
必须了解EMI噪声频率和工作信号频率
滤波元件不应劣化音频响应或THD

DM铁氧体问题：某些铁氧体虽在音频频率阻抗可忽略，但会因饱和效应劣化THD。

CM扼流圈方案：

CM噪声是电缆EMI的主要问题模式
CM扼流圈不”看到”DM信号电流 → 不导致饱和
允许在小磁芯上实现高CM电感
四绕组CM扼流圈可用于双通道立体声或BTL配置

15.9.3 CM扼流圈电流抵消原理

关键规则：所有通过扼流圈的导线电流必须抵消。

立体声配置（4绕组）：

CH1输出 $i_{1}$ + CH1返回 $i_{2}$ ：互相抵消
CH2输出 $i_{3}$ + CH2返回 $i_{4}$ ：互相抵消
净DM电流=0A → 无磁芯磁通 → 无串扰

BTL配置：

CH1输出 $i_{1}$ 被CH2返回 $i_{3}$ 抵消
W2和W4无音频电流
净DM电流仍为零

CM噪声电流在所有导线上同向流动，看到完整的CM电感，与旁路电容 $C_{BP}$ 构成低通滤波被衰减。

15.10 静电放电（ESD）

低ESL陶瓷旁路电容同样是ESD最佳实践
ESD电流被限制在小局部环路中
在音频信号输入处添加ESD抑制器件

ESD器件选型考虑：

击穿电压：不在正常工作范围内导通，钳位电压足够低以保护电路
电容：低电容品种，不导致音频信号滚降
漏电流：不在输入电阻网络中产生不希望的电压偏移

机箱地设计：

PCB边缘设置CHASSIS-GND铜条
通过安装孔以最短机械连接（低电感）连接到金属外壳
若无金属外壳，使用电路板地作为旁路地

参考文献

Dahl, N.J. et al. (2016). Comparison of simple self-oscillating PWM modulators. AES 140th.
Johanson Dielectrics. X2Y® filter & decoupling capacitors.
Karaca, T.D. & Deutschmann, B. (2015). Electromagnetic evaluation of Class-D switching scheme.
Mei, S. et al. (2022). The Class D audio power amplifier: A review. Electronics, 11(19).
Nielsen, D. et al. (2009). Investigation of switching frequency variations and EMI properties. AES 127th.
TI (2013). Managing EMI in Class-D audio applications. SNAA050A.
Todd, P.C. (1993). Snubber circuits: Theory, design and application. TI Seminar 900.

KnowledgeWiki

探索