Avallone 2021 TCAS1 BB-DPLL PN Analysis 深度解析
Luca Avallone(UCD)、Mario Mercandelli、Alessio Santiccioli、Michael Peter Kennedy、Salvatore Levantino、Carlo Samori(Politecnico di Milano)在 IEEE TCAS-I 2021 上提出了 BB-DPLL 的最全面相位噪声分析模型。关键创新:(1)基于非线性映射推导的时域抖动闭式表达式(Eq.12),与仿真误差 < 1%(vs 文献 [12] 的 12.3%–50%+ 误差);(2)单时钟域时变模型(Fig.5)正确计入分频器下采样导致的频谱折叠效应(Eq.19);(3)输出/输入相位噪声 PSD 的全闭式表达式(Eq.46–47),在所有工作模式(参考主导、DCO 主导、可比)下与仿真完美匹配;(4)基于测量结果的实验验证(Fig.10)。
基本信息
| 属性 | 值 |
|---|---|
| 标题 | A Comprehensive Phase Noise Analysis of Bang-Bang Digital PLLs |
| 作者 | L. Avallone, M. Mercandelli, A. Santiccioli, M. P. Kennedy, S. Levantino, C. Samori |
| 机构 | University College Dublin (UCD) / Politecnico di Milano |
| 期刊 | IEEE Transactions on Circuits and Systems—I: Regular Papers, Vol.68, No.7, July 2021 |
| 类型 | 纯理论分析(无芯片实现,基于行为仿真 + 公开测量验证) |
vs 已有来源定位
| 维度 | Zanuso 2009 [BBPD] | Marucci 2014 [BB-PLL] | Kuan/Liu 2016 [ALGC] | Avallone 2021 [综合分析] |
|---|---|---|---|---|
| 分析方法 | 线性化 + 仿真 | 线性化 + 仿真 | 时间序列分析 | 非线性映射 + 时变离散时间模型 |
| BBPD 增益 | 仅 DCO 噪声 [20] / 仅 REF 噪声 [21] | 迭代数值求解 | 闭式(REF+DCO) Eq.10 | 闭式(REF+DCO) Eq.9+12 |
| 抖动预测误差 | 无闭式 | 无闭式 | < 5%(仿真验证) | < 1%(所有工作条件) |
| 相位噪声谱 | 无 | 连续时间近似 [11] | 无 | 全闭式时变谱 Eq.46–47 |
| 频谱折叠效应 | 忽略 | 忽略 | 忽略 | 计入(δ^[h] 序列 Eq.19) |
| 实验验证 | 无 | 无 | 有(270fs jitter) | 基于 [17] 测量数据验证 Fig.10 |
§I. 引言:现有 BB-DPLL 噪声分析的局限
核心目标
为 BB-DPLL 设计者提供精确的相位噪声谱闭式预测工具,加速设计空间探索。
现有工作的不足
| 工作 | 局限 |
|---|---|
| [6–9] | 仅估计有效 BPD 增益和输入参考抖动方差 |
| [10] | 离散时间模型较准确,但 BPD 增益估计不足,仅适用于参考噪声主导情形 |
| [11] | 连续时间模型 + 仅考虑 DCO 随机游走噪声 |
| [12](最先进) | 同时考虑 REF + DCO 噪声,但连续时间近似导致抖动估计和相位噪声谱不准确 |
本文的突破
- 输入参考抖动:由 DPLL 非线性映射的线性时域分析推导(非 PSD 积分)
- 相位噪声谱:离散时间域模型,计入时间变化效应(DPLL 多速率固有属性)
§II. 线性化 BB-DPLL 模型
多速率时域模型(Fig.2)
参考域(慢时钟,fr) DCO 域(快时钟,fv=N·fr)
┌──────────┐ 上采样+ZOH ┌──────────┐
│ PI DLF │ ──────────→ │ DCO (KT) │ ─→ tv[h] ─→ ÷N ─→ td[k]
│ β+α/(1-z⁻¹)│ │ + Tv0[h] │
└──────────┘ └──────────┘
↑ │
│ ε[k]=sign(Δt[k]) │ t'v[h]
└────── [BPD] ←──────────────┘
↑
tr[k] (参考时钟)
- 慢时钟域:同步于参考频率
- 快时钟域:运行于 DCO 频率
- DLF 输出:上采样 + 零阶保持(ZOH) → 慢→快时钟域转换
线性化 BPD 模型
BBPD 的 sign(·) 非线性 → 线性等效:
其中线性化增益为最小化量化误差功率的最优值:
对高斯分布求解:
量化噪声方差:
§III. 抖动分析(核心贡献 1)
时域递推方程
从 Fig.2 模型推导分频器时间戳的递推关系:
其中 为 DLF 积分路径输出。
稳态下(,忽略 影响):
其中 。
稳态方差:
闭式抖动表达式
代入 K_BPD 和 σ_q²:
其中:
最优比例增益
- 与参考噪声无关(与 Kuan/Liu 2016 Eq.15 一致)
- 仅取决于 DCO 周期抖动和 DCO 增益
精度验证(Table I)
| Case | 条件 | Eq.(12) 误差 vs 仿真 | [12] 误差 vs 仿真 |
|---|---|---|---|
| (a) | 参考噪声主导 | < 1% | 12.3% |
| (b) | 理想参考(DCO 主导) | < 1% | > 50% |
| (c) | 可比噪声 | < 1% | ~20% |
| (d) | 中等 | < 1% | 12.3% |
Fig.4:β 参数扫描下,Eq.(12) 与仿真完美匹配,而 [12] 和连续时间近似(Appendix C)均有显著误差。
§IV. 相位噪声谱分析(核心贡献 2)
时变模型(Fig.5)
关键创新:单时钟域(DCO 域)时变模型,正确计入:
- 分频器下采样引起的频谱折叠
- 通过 序列(Eq.19)建模
前向路径传递函数
下采样与频谱折叠
下采样后的 z 变换:
这意味着在 Nyquist 频带内有 N 个相同副本,分别由 频移 后叠加。
关键传递函数定义
其中 (折叠算子)。
全噪声贡献 PSD
BPD 输入参考相位噪声:
DPLL 输出相位噪声:
噪声贡献分解(Fig.6)
三种工作模式的匹配验证:
| Case | 主导噪声 | 关键观察 |
|---|---|---|
| (a) | 参考噪声主导 | 带内 PSD = ,[12] 在带内偏差 ~2 dB |
| (b) | DCO 噪声主导 | DCO 折叠副本清晰可见,[12] 严重低估 |
| (c) | 可比噪声 | 所有贡献相当,本文完美匹配仿真 |
假设验证
- 白量化噪声(Fig.7):仿真量化噪声谱平坦 → Eq.(17) 合理
- 高斯 分布(Fig.8):仿真直方图与高斯 PDF(Eq.12 方差)完美匹配
忽略频谱折叠的后果(Fig.9)
不包含频谱折叠的模型(Appendix B)在 DCO 噪声主导时导致的相位噪声谱预测严重失真。
测量验证(Fig.10)
基于 Levantino [17] 的宽带分数-N PLL(等效整数-N)三组滤波器设置:
- MHz,
- 提取参数: fs, fs, fs
- 三组 设置下,Eq.(47) 预测与测量完美吻合
关键结论与公式汇总
设计流程意义
- 给定系统参数()和噪声参数()
- 用 Eq.(12)–(13) 计算
- 用 Eq.(9) 计算
- 用 Eq.(11) 计算 →
- 用 Eq.(46)–(47) 预测完整输入/输出相位噪声谱
- 快速参数扫描找到最优设计点
与 [12] 的根本性差异
| 方面 | [12](连续时间) | 本文(离散时变) |
|---|---|---|
| 推导 | PSD 积分 → 误差大 | 非线性映射时域分析 → 误差 < 1% |
| DCO 噪声贡献因子 | Eq.(57) 缺因子 2 | Eq.(12) 精确 |
| 量化噪声贡献 | 低估 | Eq.(11) 精确 |
| 频谱折叠 | 忽略 | δ^[h] 序列精确建模 |
| 传递函数 | 连续时间 s 域 | 离散时间 z 域 + 折叠算子 |
双向链接
概念页:
- Bang-Bang PFD 原理与非线性 — BPD 线性化增益 Eq.(9)、量化噪声 Eq.(11)
- DPLL 环路架构与行为 — 多速率模型、PI DLF
- PLL 相位噪声与抖动分析 — 时变模型、频谱折叠、闭式 PSD 表达式
- ΔΣ 调制器基础 — 量化噪声 PSD 模型相关
实体页:
- Salvatore Levantino — 通讯作者之一,BB-DPLL 噪声分析权威
- Carlo Samori — 资深作者
演进关系:
- Kuan Liu 2016 JSSC BB-PLL ALGC 深度解析 — 前序闭式 BBPD 增益推导,本文进一步精化
- Seong UNIST KAIST 2019 JSSC FPEC DPLL 深度解析 — FPEC 实现在数值上验证了 BB-DPLL 噪声模型
- Hwang KAIST 2022 JSSC PDS-ΔΣM Fractional-N DPLL 深度解析 — 分数-N 扩展,仍需参考 BB-DPLL 基础模型
- Kang Liu 2023 JSSC FPC DCDL DPLL 深度解析 — 继承时域噪声分析方法论