PLL 杂项应用

PLL 的应用远超出频率合成和调制解调。从数据信号同步到网络时钟分配，从抖动衰减到电机速度控制，PLL 在各种电子系统中扮演着核心角色。基于 Gardner Phaselock Techniques Ch.17 提炼。

前后关系

前置知识：

PLL基本结构与传递函数 — PLL 通用原理
PLL跟踪性能 — 跟踪行为
相位噪声对PLL影响 — 相位噪声/抖动处理

本书内部链条：

Ch.17（本文）← 全书 — 汇总 PLL 的各种应用
← Ch.7（相位噪声/抖动）— 抖动衰减器直接关联

外部关联：

Wireline系统中Jitter与CDR — 数据同步是 CDR 的核心
Jitter对同步数字电路的影响 — 时钟抖动与 PLL 抖动衰减
Jitter基本概念与定义 — 抖动定义与测量

原理介绍

1. 数据信号的同步（Gardner §17.1）

两大技术路线（Gardner 的核心划分）：

信号类型	路线	理由
复杂信号格式（QAM/OFDM/突发帧）	全数字同步器（Meyr/Mengali 体系）	环路参数随数据格式自适应，模拟环无法处理格式复杂性
高速简单基带（10–40 Gbps NRZ）	模拟 CDR（模拟 PLL 为主）	采样速率与功耗限制下模拟环更现实

载波恢复

使用 PLL 从已调信号中恢复载波：

Costas 环：用于 BPSK/QPSK 的载波恢复
平方环：将 BPSK 信号平方后产生 2f_c 线谱 → 再用 PLL 跟踪 → ÷2
判决导向环：利用数据判决结果辅助载波跟踪

时钟恢复

从数据信号中恢复位时钟（与 Wireline系统中Jitter与CDR 紧密相关）：

渡越检测 PLL：在数据边沿触发 PD 更新
早-迟门同步器：比较早/迟采样的相关值差异
Mueller-Muller 算法：全数字时钟恢复

2. 网络时钟（Gardner §17.2）

时钟分层

通信网络需要多级时钟同步：

主参考时钟 → [PLL] → 二级时钟 → [PLL] → 三级时钟

每级 PLL 过滤上级时钟的抖动
使用压控晶体振荡器（VCXO）获得极低相位噪声
G.812/G.813 标准定义各级时钟的抖动/漂移容限

级联特性

每级 PLL 的带宽需低于前一级（避免抖动放大）
jitter peaking（增益峰值）在多级级联中累积
0.1 dB peaking 标准 → 100 级级联后仍有可接受的抖动

从时钟 PLL 的极端窄带宽（Gardner §17.2）

网络从时钟（slave clock）的环路带宽可低至每天一个周期量级（≈11.6 µHz）——以跟踪上游时钟的漂移（wander）同时滤除抖动。这种带宽下模拟环路滤波器完全不现实（RC 时间常数为天量级、电容为法拉级），因此必须：

数字环路滤波器：比例-积分在数字域实现
非易失积分器：掉电/输入丢失时保存积分状态（holdover 精度取决于积分器记忆）
DAC 输出驱动 VCXO；调谐范围约 1 ppm 即可覆盖时钟级间频率偏差

3. 各种锁定振荡器（Gardner §17.3）

振荡器稳定化

使用 PLL 将低稳定性高频率振荡器锁定至高稳定性低频率参考。Gardner 区分两大路线：

窄带路线：低功耗、高稳的晶体振荡器（长稳好但功率/频率受限）锁定高功率二级振荡器——输出继承晶振的长期稳定度
宽带路线：微波振荡器锁定到晶体振荡器的谐波上（谐波锁定，见 PLL异常锁定现象）——无需高速分频器即可把晶振稳定度传递到微波频段

通用要点：

参考：高稳晶振（OCXO/TCXO）→ 10 MHz
输出：VCO（LC/SAW/DR）→ GHz 频段
PLL 锁定后：输出频率稳定性 = 参考稳定性

倍频 PLL（Frequency-Multiplier PLL）（Gardner §17.3.2）

                  ↑                    |
                  └────────[÷N]────────┘

不需要分频器反馈：f_out = N · f_ref（无÷N）
等效于参考频率倍频 N 倍
相位噪声恶化 $20 lo g N$ dB

频率转换 PLL（Frequency-Translation PLL）（Gardner §17.3.3）

偏移环（Offset Loop）：

                  ↑                    |
                  └──[混频]←──[÷N]────┘
                          ↑
                      f_offset

混频器将 VCO 输出与偏移频率混频
$f_{o u t} = N \cdot f_{re f} + f_{o ff se t}$
用于生成参考频率网中不存在的频率

频率搬移环的杂散问题（Gardner §17.3.3）：锁定关系 $f_{o} = f_{i} \pm f_{b}$ ，PD 输出纹波频率为 $∣ f_{i} - f_{b} ∣$ 的差频——该纹波经环路传递到 VCO 控制线后，在输出谱上产生 $f_{o} \pm 2 f_{b}$ 的杂散边带（纹波与混频二次作用）。抑制手段：

纹波滤波（受稳定性限制）
两相复数镜像抑制 PD（见 PLL鉴相器 (10.9)-(10.11)）：正交双 PD 相减同时消除纹波与镜像频率响应

变频环（Translational Loop）

不使用数字分频器（避免分频噪声）
使用混频器将 VCO 输出降至 PD 输入的频率范围
适用于微波/毫米波频段的合成

4. 电视机中的 PLL（Gardner §17.4）

水平同步

PLL 从复合视频信号中恢复水平同步信号
控制行扫描振荡器
带宽权衡：快速捕获 vs 抗噪声

色度解调

PLL 恢复色副载波（如 NTSC 3.58 MHz, PAL 4.43 MHz）
提供正交（I/Q）本振 → 色度解调

5. 数字系统中的 PLL（Gardner §17.5）

时序偏斜补偿

多芯片系统：时钟分配网络产生偏斜
使用 PLL（或 DLL）调整各芯片的本地时钟相位
低抖动时钟缓冲器：PLL 驱动多个负载

抖动衰减器（Jitter Attenuators）（Gardner §17.5.2）

核心思想：窄带宽 PLL 过滤输入时钟的高频抖动，输出干净时钟。

含抖动时钟 ──→ [PD] ──→ [窄带 LF] ──→ [VCXO] ──→ 干净时钟
                                    ↑
                PLL 带宽很窄（~10-100 Hz），仅跟踪低频漂移

Gardner 的完整架构（§17.5.2）：单纯的窄带 PLL 无法吸收数据流的平均速率偏差（频率偏移会使相位误差无限累积），因此标准做法是 FIFO + 窄带 PLL 组合：

含抖动输入时钟 ──→ [FIFO 写入] ──→ [本地 VCXO 读出] ──→ 干净时钟
                        ↑                ↑
              fill gauge（填充水位）作为相偏信号 → 窄带 PLL 平滑读时钟

FIFO 吸收大抖动：瞬时相位差转化为 FIFO 深度的变化，容忍幅度远超 PLL 的线性跟踪范围
窄带 PLL 平滑读时钟：以 fill gauge（填充水位）为反馈量，缓慢调节本地振荡器频率
防溢出/下溢：fill gauge 接近满/空门限时触发频偏校正（加/减脉冲或调速）

关键参数：

抖动衰减频率：PLL 带宽以上输入抖动被抑制
漂移跟踪：PLL 跟踪低频漂移（wander）
保持：输入丢失时 VCXO 自由运行（holdover）

应用场景：

电信设备：时钟去抖动；PLL 链抖动累积问题的通用解（见 PLL异常锁定现象）
数字音频：减少 SRC 采样率转换抖动
测试设备：低抖动参考时钟

6. 电机速度控制 PLL（Gardner §17.6）

基本操作

速度指令 (f_ref) ──→ [PD] ──→ [LF] ──→ [驱动] ──→ 电机
                        ↑                          |
                        └──────[速度传感器 (÷N)]────┘

f_ref：期望转速对应的频率
速度传感器：编码器/霍尔传感器输出 N 脉冲/转
PLL 锁定 → 电机速度 = f_ref × (1/N)

特点：

速度控制精度 = 参考频率精度（晶体振荡器级）
大齿轮比时：低频机械振荡可能耦合到 PLL 相位 → 需特殊补偿

Gardner 的三条关键结论（§17.6）：

type 2 环必需：负载转矩使电机需要持续的驱动电流 → 等效为 PLL 需要静态控制电压支撑转速；type 1 环只能靠静态相偏提供该电压（转速误差），唯有积分器（type 2）才能在零相偏下输出任意 DC 控制量
采样型 PD 在低转速失稳：编码器脉冲稀疏时 PD 更新间隔远大于机电时间常数 → 离散化使环路不稳定；低速区需切换为模拟测速（测速机）反馈
测速机反馈 = PID 结构：电机 + 测速机的经典调速系统恰是比例（速度误差）-积分（位置/相位）-微分（加速度）控制，与 PLL 数学同构——这是 PLL 理论能直接迁移到运动控制的原因

电机 PLL 的特殊考量

机电时间常数：PLL 带宽需远低于机械谐振频率
启动：速度传感器在低速时脉冲少 → 需特殊启动程序
抖动：速度传感器脉冲的机械抖动 → PLL 带宽过滤

参考文献

Gardner, F. M. (2005). Phaselock Techniques (3rd ed.), Ch.17. John Wiley & Sons.
Lindsey, W. C., & Simon, M. K. (1973). Telecommunication Systems Engineering. Prentice Hall. [数据同步 PLL]
Razavi, B. (2002). Design of Integrated Circuits for Optical Communications. McGraw-Hill. [数据恢复]
Egan, W. (1998). Phase-Lock Basics. Wiley. [倍频/转换 PLL]

KnowledgeWiki

探索

PLL杂项应用

关系图谱