DPLL 技术演进路径分析（2009–2023）
基于 6 篇代表性 DPLL 论文的全量深度解析，梳理数字 Bang-Bang PLL 从 2009 到 2023 年的技术演进脉络，涵盖鉴相器架构、DCO 类型、环路控制、校准技术四个核心维度。
1. 论文全景
| 时间 | 会议/期刊 | 第一/通讯作者 | 机构 | 核心贡献 | DCO | PFD/TDC | 整数/分数 |
|---|
| 2009 | ISSCC | A. Rylyakov / D. Friedman | IBM | 首款整数-N BB-PFD DPLL，ΔΣ 参考抖动注入带宽调节 | LC-DCO | BB-PFD (1-bit) | 整数-N |
| 2016 | JSSC | T.-K. Kuan / S.-I. Liu | NTU（台大） | 闭式 BBPD 增益 Eq.10 + ALGC 自相关校准 | LC-DCO | BBPFD (1-bit) | 整数-N |
| 2019 | JSSC | T. Seong / J. Choi | UNIST/KAIST | FPEC 数字实现 + OT-TDC Lloyd-Max 量化 | 环形 DCO | OT-TDC (3-level) | 整数-N |
| 2021 | TCAS-I | L. Avallone / S. Levantino | UCD/Polimi | 最全面 BB-DPLL 相位噪声分析，Eq.46–47 闭式 PSD | —（纯理论） | — | — |
| 2022 | JSSC | C. Hwang / J. Choi | KAIST | PDS-ΔΣM 概率密度整形 + DST-NLC 非线性消除 | 环形 DCO | TDC + DTC | 分数-N |
| 2023 | JSSC | Z.-H. Kang / S.-I. Liu | NTU（台大） | FPC 环内 DCDL 前馈相位消除 + DZF BBPFD 死区消除 | 环形 DCO | DZF BBPFD (4-level) | 整数-N |
2. 技术演进路线图
Phase 1: 奠基（2009 – IBM）
整数-N LC-DPOLL ── 首款 BB-PFD DPLL
├─ 架构贡献：分离低延迟比例路径 + 积分路径
├─ 带宽调节：ΔΣ 参考抖动注入（数字方式替代模拟 CP 调节）
├─ DCO：LC-DCO，48/96 两级步进 + pcap 比例路径
└─ 性能：138fs @11GHz（当时领先）
Phase 2: 理论深化（2016 – NTU）
│
└── 闭式 BBPD 增益与 ALGC ── 将经验设计提升为解析设计
├─ Eq.10：首个同时含 REF+DCO 噪声的闭式 BBPD 增益
├─ Eq.15：βOPT 仅依赖 DCO 噪声（与 REF 无关）
├─ ALGC：SIGN 自相关 → 后台收敛至 βOPT
└─ 拓扑 B：分离控制 DCO 消除环路延迟
Phase 3: 环形 DCO + FPEC（2019 – UNIST/KAIST）
│
└── 环形 DCO 挑战 ── FPEC + OT-TDC
├─ FPEC：短时脉冲式高增益（类似注入锁定）
├─ OT-TDC：Lloyd-Max MMSE 优化 → 3 级 = 34% jitter 改善
├─ τTH + K 增益双后台校准
└─ ADH-SC：模拟-数字混合开关电容增益可调
Phase 4: 理论完善（2021 – UCD/Polimi）
│
└── 噪声分析理论突破
├─ 时域抖动闭式 Eq.12（误差 < 1%）
├─ 时变多速率模型 → 频谱折叠 δ^[h] 序列 Eq.19
├─ 全闭式 PSD Eq.46–47（输出/输入）
└─ 实验验证：测量数据完美匹配
Phase 5: 分数-N 扩展（2022 – KAIST）
│
└── 从整数-N 到分数-N ── 杂散抑制
├─ PDS-ΔΣM：3URN 抖动 → 时不变 PDF → NL 免疫
├─ DST-NLC：LMS 三系数消除 DTC 二/三阶 NL
├─ RW 版图：峰值 INL < 200fs
└─ 性能：365fs jitter / −63dBc 分数杂散
Phase 6: 前馈相位消除（2023 – NTU）
│
└── FPC + DZF BBPFD ── 环内前馈 + 死区消除
├─ FPC：DCDL 环内前馈 → KTDCβKDCDL=1 消除残余抖动
├─ DZF BBPFD：3 输入 NAND 消除迟滞死区
├─ 双积分路径限制 DCDL 范围 ±32ps
└─ β 自相关控制器确保最优工作点
3. 核心技术维度演进
3.1 鉴相器/TDC 演进
BB-PFD (1-bit) ──→ BBPFD (1-bit + ALGC) ──→ OT-TDC (3-level) ──→ DZF BBPFD (4-level)
2009 2016 2019 2023
IBM NTU KAIST NTU
| 架构 | 量化电平 | 分辨率 | 校准 | 局限 |
|---|
| BB-PFD [2009] | 2 (early/late) | 抖动限制 | 无 | 极限环 → 比例路径延迟敏感 |
| BBPFD [2016] | 2 (early/late) | 抖动限制 | ALGC 自相关 | 迟滞死区 ~1.4ps |
| OT-TDC [2019] | 4 (−3,−1,+1,+3) | τRANGE=8.6ps, 34fs LSB | τTH + K 双校准 | 需 DTC 线性度 |
| DZF BBPFD [2023] | 4 (−3,−1,+1,+3) | 无死区 | β 自相关 | 对比 OT-TDC 简化 |
关键洞察：从 1-bit 到 3–4 级量化的演进反映了 BB-DPLL 对 TDC 量化噪声 > DCO 噪声的根本性转变——环形 DCO 的引入使抖动增大，反而降低了 TDC 多级量化的门槛。
3.2 DCO 演进
LC-DCO ──────────────────→ 环形 DCO
2009, 2016 2019, 2022, 2023
IBM, NTU KAIST, NTU
| 架构 | 优势 | 挑战 | 代表论文 |
|---|
| LC-DCO | 低相位噪声（−121dBc/Hz @10MHz） | 面积大（~0.1mm²），调谐范围有限 | 2009, 2016 |
| 环形 DCO | 面积小（0.008mm²），宽调谐 | 高相位噪声（−99dBc/Hz @1MHz） | 2019, 2022, 2023 |
关键洞察：环形 DCO 的抖动是 LC 的 10–100 倍 → 需更复杂的相位校正技术（FPEC、FPC）和更宽的环路带宽。
3.3 校准技术演进
无校准 ──→ 开环 ΔΣ 抖动注入 ──→ 自相关 ALGC ──→ 双参数后台校准 ──→ LMS 三系数
2009 2009 2016 2019 2022
IBM IBM NTU KAIST KAIST
| 技术 | 校准对象 | 算法 | 收敛时间 | 复杂度 |
|---|
| ΔΣ 抖动注入 | 带宽 | 开环数字控制 | 瞬时 | 低 |
| ALGC | β 增益 | SIGN 自相关 (m=12) | ~0.14ms | 中 |
| τTH 控制器 | TDC 阈值 | FIR(100)+SH → 比较 ±68 | ~100×TREF | 中 |
| K 增益控制器 | 修正增益 | DM 自相关 R[TREF]=0 | <1.5ms | 中 |
| DST-NLC | DTC NL | LMS (a,b,c,d 四系数) | ~800μs | 高 |
关键洞察：校准从开环到闭环、从单一参数到多参数、从统计检测到 LMS 最小化的演进，反映了 DPLL 对 PVT 鲁棒性和精度的持续追求。
3.4 噪声抑制机制演进
比例路径 BB-PFD ──→ ALGC 自相关 ──→ FPEC 脉冲校正 ──→ FPC 前馈消除
2009 2016 2019 2023
| 机制 | 原理 | 残余抖动 | 等效带宽 |
|---|
| 比例路径 | BB-PFD 直接控制 DCO | 有限（极限环） | 约束于稳定性 |
| ALGC | 最优 β 自动校准 | 降低（βOPT） | 自动调节 |
| FPEC | 短时高增益脉冲 → 类似注入锁定 | 锯齿形快速下降 | 等效 ~20MHz |
| FPC | DCDL 前馈消除 δPLL[Nk] 项 | 理论上完全消除 | 等效拓宽 |
4. 性能演进
4.1 Jitter-Power 散点图
Jitter [fs] ↑
750 │ ★ 2023 FPC (788fs, 5mW)
│
500 │
│ ★ 2019 FPEC (320fs, 6mW)
300 │ ★ 2016 ALGC (270fs, 3.8mW)
│
150 │ ★ 2009 IBM (138fs, ~30mW)
│
└────────────────────→ Power [mW]
0 5 10 15 20 25 30
4.2 性能指标汇总
| 论文 | 工艺 | 频率 | Jitter | 功耗 | 面积 | Ref Spur | FoM |
|---|
| 2009 ISSCC | 65nm | 11GHz | 138 fs | 26mA@1.1/1.2V | 0.155mm² | — | — |
| 2016 JSSC | 40nm | 3.96GHz | 270 fs | 3.8 mW | 0.1mm² | −72.89 dBc | −245 dB |
| 2019 JSSC | 65nm | 2.4GHz | 320 fs | 6.0 mW | 0.055mm² | −75 dBc | −242 dB |
| 2022 JSSC | 65nm | 5.3GHz | 365 fs | 9.27 mW | 0.146mm² | −77 dBc | — |
| 2023 JSSC | 40nm | 1.6GHz | 788 fs | 5 mW | 0.05mm² | −57.84 dBc | −235 dB |
趋势分析：
- Jitter：2016 达到 LC-DPLL 最优（270fs），此后因采用环形 DCO 有所增加
- 面积：从 0.155mm²→0.05mm²，减少 68%（受益于环形 DCO + 先进工艺）
- 功耗：从 ~30mW→3.8–9.27mW，减少 70%+
- 杂散：−72.89 至 −77 dBc（分数-N 除外），2022 PDS-ΔΣM 显著改善分数杂散
5. 机构与人员关系图
IBM (2009)
A. Rylyakov, J. Tierno, D. Friedman
│ 首款整数-N BB-PFD DPLL
│ ΔΣ 参考抖动注入
│
├────────────────────────┐
│ │
▼ │
NTU ─ S.-I. Liu (2016) │
T.-K. Kuan │
│ 闭式 BBPD 增益 + ALGC │
│ LC-DCO, 40nm │
│ │
├── Kang, Z.-H. (2023) │
│ FPC + DZF BBPFD │
│ 环形 DCO, 40nm │
│ │
▼ ▼
UNIST/KAIST ─ J. Choi (2019, 2022)
T. Seong, C. Hwang
│ FPEC + OT-TDC [2019]
│ PDS-ΔΣM + DST-NLC [2022]
│ 环形 DCO, 65nm
│
▼
UCD/Polimi ─ S. Levantino, C. Samori (2021)
L. Avallone
纯理论：闭式 PSD Eq.46–47
< 1% 误差 vs 仿真
关键人物：
- Shen-Iuan Liu（台大）：贯穿 2016（ALGC）→ 2023（FPC），7 年持续产出
- Jaehyouk Choi（KAIST）：2019（FPEC）→ 2022（PDS-ΔΣM），整数-N→分数-N 扩展
- Salvatore Levantino / Carlo Samori（Polimi）：BB-DPLL 噪声分析理论奠基
6. 设计权衡全景
6.1 LC vs 环形 DCO 选择指南
| 设计目标 | 推荐 DCO | 代表方案 |
|---|
| 最低抖动（<200fs） | LC-DCO | IBM 2009, NTU 2016 |
| 最小面积（<0.06mm²） | 环形 DCO | KAIST 2019, NTU 2023 |
| 宽调谐范围（>50%） | 环形 DCO | 所有环形方案 |
| 低功耗（<5mW） | 均可 | NTU 2016 (LC, 3.8mW), NTU 2023 (Ring, 5mW) |
6.2 整数-N vs 分数-N
| 维度 | 整数-N | 分数-N |
|---|
| 频率分辨率 | 参考频率 | 任意（~3.1kHz） |
| 架构复杂度 | 低 | 高（需 DTC + ΔΣM） |
| 杂散抑制 | 仅参考杂散 | 分数杂散 + 参考杂散 |
| 代表工作 | 2009, 2016, 2019, 2023 | 2022 |
6.3 相位校正技术对比
| 技术 | 实现复杂度 | 抖动抑制 | PVT 鲁棒性 | 额外功耗 |
|---|
| ΔΣ 抖动注入 [2009] | 低 | 中（带宽可调） | 中 | 低（数字延迟线） |
| ALGC [2016] | 中 | 优（自动寻优） | 高 | 低（数字自相关） |
| FPEC [2019] | 中 | 优（脉冲校正） | 高（后台校准） | 低（70μW OT-TDC） |
| PDS-ΔΣM [2022] | 高 | 优（分数杂散抑制） | 高 | 中（0.18mW） |
| DST-NLC [2022] | 高 | 优（Q-noise 消除） | 高（LMS） | 高（0.955mW） |
| FPC + DZF [2023] | 中 | 理论上最优 | 高（自相关） | 中（0.7mW DCDL） |
7. 未来趋势与开放挑战
7.1 已解决的挑战
- ✅ 整数-N BB-DPLL 可行性：2009 IBM 证明 BB-PFD DPLL 可优于 TDC 方案
- ✅ BBPD 增益闭式解：2016 + 2021 完善了从时域到频域的完整分析框架
- ✅ 环形 DCO DPLL：2019 FPEC 证明环形 DCO 可实现 sub-400fs jitter
- ✅ 分数-N DPLL 杂散抑制：2022 PDS-ΔΣM 实现 −63dBc 分数杂散
7.2 开放挑战
| 挑战 | 现状 | 可能突破方向 |
|---|
| 亚-mW DPLL | 最低 3.8mW (2016) | 更精细的亚阈值数字电路 |
| mmWave DPLL (>30GHz) | 仅 2009 20GHz 版本 | 先进 FinFET 工艺 + 数字辅助校准 |
| 全自动设计流程 | 分立手动设计 | 基于 Eq.12–47 的 PSS/S 参数自动综合 |
| 多核 DPLL | 无 | DPLL 的小面积优势特别适合多核 |
| DTC 非线性完全消除 | DST-NLC 峰值 INL <200fs | 机器学习非线性建模 |
| 理论统一框架 | 噪声分析 [2021] + 杂散 [2022] 分立 | 统一的非线性噪声-杂散联合模型 |
8. 推荐阅读路径
入门顺序
1. [2009 IBM] → 理解 BB-PFD DPLL 的动机和基本架构
↓
2. [2016 NTU] → 掌握 BBPD 增益理论 + ALGC 原理
↓
3. [2021 Polimi] → 深入学习完整噪声分析框架（核心理论）
↓
4. [2019 KAIST] → 理解 FPEC + OT-TDC（环形 DCO 的推动者）
↓
5. [2022 KAIST] → 分数-N 扩展 + PDS-ΔΣM（最复杂的系统）
↓
6. [2023 NTU] → 最新的 FPC 前馈方案
按主题分类
| 主题 | 必读论文 | 深度阅读 |
|---|
| BB-PFD 基础 | 2009 IBM (ISSCC) | Tierno 2008 (JSSC) [4] |
| 闭式模型与 ALGC | 2016 NTU (JSSC) | Kuan TCAS-I 2015 [5] |
| 噪声分析理论 | 2021 Polimi (TCAS-I) | Marucci 2014, Zanuso 2009 |
| 环形 DCO DPLL | 2019 KAIST (JSSC) | Lee/Choi 2018 FPEC [20] |
| 分数-N 与杂散 | 2022 KAIST (JSSC) | Seong TIPM 2020 [12] |
| 前馈消除 | 2023 NTU (JSSC) | — |
双向链接
源页面：
概念页：
实体页：