Hu CMOS High Efficiency On-chip Power Management 深度解析

Hu/Ismail《CMOS High Efficiency On-chip Power Management》(Analog Circuits and Signal Processing, Springer, 2011) 是第一本聚焦 高效率 + 全片上集成 的电源管理 IC 设计专著。全书分两部分 5 章：Part I 系统级电源管理（绿色电子/DVFS/sleep mode 效率主导性分析），Part II 电源管理 IC 设计（LDO vs HDO 拓扑对比、capacitor-free LDO、long-sleep model 轻载高效 DC-DC）。

书籍基本信息

项目	内容
作者	John Hu, Mohammed Ismail（The Ohio State University, Analog VLSI Lab）
出版	Analog Circuits and Signal Processing 丛书（Consulting Editor: M. Ismail），Springer, 2011
页数	119 页（Part I: Ch.1-2, Part II: Ch.3-4, Ch.5 Conclusion）
ISBN	978-1-4419-9525-4 / e-ISBN 978-1-4419-9526-1
工艺	ON Semi C5（capacitor-free LDO 流片）、65 nm CMOS（sleep mode 分析）
核心贡献	系统级 sleep mode 效率主导性分析；capacitor-free LDO（input current-differencing）；long-sleep model 轻载 DC-DC

书籍定位

vs 同类电源管理文献

维度	Hu (2011)	Rincon-Mora (1996)	Ivanov (2009)	Gray 5e	Allen 3e
聚焦	高效率 + 全片上集成	LDO 频率/瞬态优化	Multiloop any-load stable	通用模拟 IC	CMOS 模拟设计
系统级	Ch.1-2（DVFS/sleep mode/power chain）	无	SoC 嵌入 LDO	无	无
LDO 覆盖	LDO vs HDO + capacitor-free	三极点一零点/四种拓扑	Nested multiloop	基础反馈	基础 LDO
DC-DC 覆盖	Long-sleep model 轻载效率	无	无	无	无
睡眠模式	核心主题（sleep mode 主导系统效率）	无	300 nA memory retention	无	无
外部元件	Capacitor-free 核心目标	需外部 $C_{L}$ /ESR	无需外部 $C_{L}$	不涉及	不涉及
流片验证	ON Semi C5 LDO + Buck 仿真	MOSIS 2μm CMOS	TI 65 nm CMOS	无	无

结构化摘要

Part I: Green Electronics and Power Management

Ch.1 Green Electronics（全文已读）

核心概念：绿色电子的四维视角——绿色设计（能效提升）、绿色制造（无铅/RoHS）、绿色使用（power management features）、绿色回收（e-waste 减少）。本书聚焦 绿色设计 维度。

绿色电子微系统架构（Fig.1.4）：三层结构

能源层：Li-Ion 电池 / AC-USB / 能量采集（热电/光伏/静电/RF）/ 燃料电池
应用层：CPU/MCU + Memory + I/O + Analog + Radio + ADC/DAC + 传感器
电源管理层：Boost converter + Battery charger + Buck converter + LDO regulator → 系统效率瓶颈

电源管理 IC 设计挑战：

高效率（self-efficient + system-efficient 双重含义）
全片上（最少外部元件 + 最小芯片面积）
CMOS 兼容（vs BiPolar/BiCMOS，追求高集成度）

电源管理八角图（Fig.1.5）：8 维设计空间——效率/功率/片外元件/电池电流/稳定性/调节/电源电压/电源抑制，类比 Razavi 模拟设计八角图。

跨学科特征：电源管理 IC = VLSI 技术 + 电力电子原理（电感储能、伏秒平衡等）

Ch.2 System Power Management（全文已读）

系统级电源管理金字塔（Fig.2.1）：

System Software：实时任务调度器（workload monitoring + adaptive scheduling）
SoC Architecture：Power domain division / DVFS / AVS / Memory retention
Silicon IPs：可变输出 DC-DC/LDO + 多 OPP 处理器 + Multi- $V_{t h}$ CMOS

DVFS 原理： $T = N / f$ , $P_{d y n} = C V_{DD}^{2} f$ → 降频不节能（ $E = NC V_{DD}^{2}$ 不变），必须同时降压 → “just in time” 执行消除 slack period

AVS 自适应电压缩放：ring oscillator 传感器自监测频率/延迟 → 检测工艺/温度/老化偏差 → 微调供电电压

Sleep mode 主导性（核心发现）：

IEEE 802.15.4/Zigbee 节点 >99.9% 时间处于 sleep mode
Sleep mode $I_{cc}$ = always-on 电路 $I_{q}$ + 数据保持泄漏
系统总功耗趋近 sleep mode 功耗（duty cycle ≪ 10%）

泄漏电流模型： $I_{s u b} \propto exp ((V_{g s} - V_{t h}) / (n V_{T}))$ → 对数线性近似 $lo g (I_{L E A K} / bi t) = k \cdot V_{DD}$

65 nm SRAM 实验数据： $\hat{k} = 2.38$ （ $(V_{DD} = 1.2 V, 20 pA/bit)$ 和 $(0.5 V, 2.8 pA/bit)$ ）

Power chain 分析（3 款商用 SoC 对比）：

STM32W108（ST 0.18μm）：双 LDO（1.25V CPU + 1.8V analog）
CC253x（TI）：单 1.8V LDO + bypass
MC1322x（Freescale）：可选 Buck + LDO 串联（active mode 激活 Buck，sleep mode bypass）
共同问题：sleep mode power chain 仅含 LDO（低效），即使有 DC-DC 也在 sleep mode 禁用

DC-DC 替代 LDO 省电量化（65 nm CMOS, 3V Li-Ion, 16KB SRAM）：

60% DC-DC @ 0.9V → 电池电流减少 35%；@ 0.5-1.2V 全范围 → 减少 20-33%
30% DC-DC 仅在 $V_{DD} < 0.9$ V 时优于 LDO

Part II: Power Management IC Design

Ch.3 Linear Regulators（§3.1-3.2 已读）

电源供给视角：理想电压源 → VCVS 模型（ $V_{o u t} = f (V_{in})$ , 有限 $R_{S}$ ）→ 负反馈最小化 $R_{S}$ 和输入依赖

四种反馈拓扑：series-shunt / shunt-shunt 适合电压源（降低 $R_{o}$ ）；series-series / shunt-series 适合电流源

LDO vs HDO 拓扑对比：

PMOS common-source LDO： $V_{D O} \approx V_{o v} < 200$ mV，效率高但稳定性差
NMOS common-drain HDO： $V_{D O} \geq V_{t h}$ ，稳定性好（ $1/ (g_{m} + g_{mb})$ 输出阻抗）、面积小、PSR 好、瞬态快
NMOS LDO：charge pump / floating capacitor 提升栅压 → 设计复杂度 + 噪声 + 可靠性风险

效率公式： $η = V_{o u t} / V_{in}$ （ $I_{Q} ≪ I_{o u t}$ 时）；电流效率 $η_{i} = I_{o u t} / (I_{o u t} + I_{Q})$

Capacitor-free LDO（§3.3-3.4 仅 TOC）：

挑战：无外部 $C_{L}$ → 稳定性困难
方法：Input current-differencing + excessive gain reduction
流片：ON Semi C5 工艺验证
Sleep-mode ready 设计

Ch.4 Switching Converters（仅 TOC）

轻载效率挑战：light-load efficiency roll-off 根因分析
Long-Sleep Model (LSM)：定义 / 大 $I_{0}$ 近似 / 特性 / 新颖性
LSM Buck 变换器设计：系统设计 / power train / control loop / 仿真

Ch.5 Conclusion（仅 TOC）

跨来源对比总表

维度	Hu (2011)	Rincon-Mora (1996)	Ivanov (2009)	Kok (2013)
领域	电源管理 IC（LDO + DC-DC）	LDO 稳压器	LDO 稳压器	CMOS 电压参考
系统级	DVFS/sleep mode/power chain	无	SoC 嵌入	无
LDO 创新	Capacitor-free, sleep-mode ready	三极点一零点频率模型	Multiloop nested any-load stable	不涉及
DC-DC	LSM 轻载高效	无	无	无
参考电路	不涉及	带隙基准（Ch.5）	不涉及	β-multiplier 带隙框架
核心 FOM	效率 $η$ , sleep mode $I_{ba tt}$	FOM = $C_{L} Δ V_{o u t} I_{q} / I_{L ma x}^{2}$	FOM = 0.003	TC, line/load reg
验证工艺	ON Semi C5	MOSIS 2μm	TI 65 nm	不涉及

双向链接

本文链接到

系统级电源管理与睡眠模式效率 — Ch.1-2 概念页
电容无LDO与开关变换器轻载效率 — Ch.3-4 概念页
LDO稳压器设计技术 — LDO 基础（Rincon-Mora/Ivanov）

KnowledgeWiki

探索

Hu CMOS High Efficiency On-chip Power Management 深度解析

关系图谱

Hu CMOS High Efficiency On-chip Power Management 深度解析

书籍基本信息

书籍定位

vs 同类电源管理文献

结构化摘要

Part I: Green Electronics and Power Management

Ch.1 Green Electronics（全文已读）

Ch.2 System Power Management（全文已读）

Part II: Power Management IC Design

Ch.3 Linear Regulators（§3.1-3.2 已读）

Ch.4 Switching Converters（仅 TOC）

Ch.5 Conclusion（仅 TOC）

跨来源对比总表

双向链接

本文链接到

链接到本页

相关实体

关系图谱

目录

反向链接