Class-D放大器的调制方案远不止参考设计中使用的固定频率三角波PWM。本章系统比较固定频率调制器、自激振荡调制器（迟滞型和相移型）、Sigma-Delta调制器、多电平开关方案和数字调制器。核心权衡在于：固定频率设计提供稳定的EMI特性和精确控制，而自激振荡设计提供更宽的控制环路带宽和更低的音频失真。
21.1 固定频率（时钟同步）调制器
21.1.1 基本原理
参考设计采用三角波参考信号，PWM比较器将其与误差放大器输出比较：
- 三角波：每周期两次采样判决（优于锯齿波的一次）
- 调制器+功率级增益 = 轨电压峰峰值 / 三角波峰峰值
- 参考设计：
21.1.2 带宽限制
Nyquist稳定性判据对固定频率设计的约束：
- 单位增益交叉频率 （理论极限）
- 实用经验法则：（两级调制）或 （三级PWM）
- 另一限制：误差放大器输出斜率不得超过定时斜坡斜率
参考设计计算（）：
- 假设6dB/octave滚降：20kHz处开环增益仅约+18dB（@15.6kHz）
- 假设12dB/octave滚降：20kHz处约+36dB（但相位裕度受限）
结论：固定频率设计中，音频高频段的反馈环路增益受限 → THD增加、频率响应控制减弱、阻尼因子降低。
21.1.3 提高带宽的方法
| 方法 | 原理 | 代价 |
|---|---|---|
| GaN功率管 | 提高 至2MHz → 可达500kHz | 更高开关损耗（但GaN寄生参数更低） |
| 多相设计 | N相交错 → 有效 = N × 单相 | 更多功率级和电感 |
| 多电平开关 | 如Infineon 5级方案 → 更精细输出电压 | 电路复杂度增加 |
多相设计优势（以4相为例）：
- 每相仅承担1/4输出电流 → 每相开关损耗为单相的1/4
- 有效开关频率4倍 → 闭环带宽4倍
- 总开关损耗与单相设计相同
21.2 自激振荡调制器
21.2.1 优势
- 无需时钟/斜坡发生器 → 元件少、成本低、功耗低
- 更宽控制环路带宽 → 音频频段内更高环路增益 → 更强误差校正
自激振荡在环路开环相移达到180°的频率处发生（含负反馈的180°即总共360°）→ 闭环带宽可比固定频率设计高4倍。
21.2.2 劣势
| 问题 | 说明 |
|---|---|
| 开关频率大范围变化 | 空闲时最高、满幅时最低 → BW随输出增大而减小 |
| EMI特征复杂 | 变频 → 难以定位EMI源，无法用陷波器 |
| 通道间串扰/空闲音调 | 相邻通道拍频落入音频范围 |
| 启动问题 | 自激振荡如何建立？pop/thump/click |
| 调制指数极限 | 极端占空比时频率降至0 → 需限制80% |
变频的效率优势：开关频率随输出幅度降低 → 大信号时开关损耗降低。
21.2.3 EMI双面性
- 不利：变频使EMI源难以定位，无法用高Q陷波器
- 有利：扩频效应（类似抖动/dithering），峰值发射降低
固定频率设计可使用无源陷波器衰减开关频率纹波（参考设计LC后加notch filter）。
21.2.4 空闲音调问题
多通道自激振荡设计中，相邻通道开关频率互相影响 → 差频可能落入音频范围（尤其在空闲时）→ 可闻的拍频噪声。
缓解：相邻通道空闲频率偏移>25kHz。
21.3 自激振荡调制器的两大类型
21.3.1 迟滞调制器（Hysteresis Modulators）
- 相移由带迟滞的比较器提供
- 振荡环路不包含LC滤波器
- 迟滞来自比较器本地或功率级开关节点反馈
- AIM（Astable Integrating Modulator）：最流行的迟滞调制器
- 前向路径积分器 + LC前反馈 + 迟滞比较器
- 也称Sigma-Delta调制器（SDM）
21.3.2 相移调制器（Phase-Shift Modulators）
- 相移由完整环路提供（含LC滤波器+功率级开关延迟）
- 开关频率 = 环路单位增益交叉频率
- LC滤波器在高频处相移趋近180°，额外相移由功率级死区时间精确控制
相移调制器优势（Putzeys, 2005）：
- LC后反馈 → 校正负载相关非线性
- 开关频率随调制指数变化更稳定（vs迟滞型极端降频）
- 可使用高阶积分器 → 低频段更高环路增益 → 更低THD+N
21.4 Sigma-Delta调制器（SDM）详解
21.4.1 基本组成
差值放大器（“Delta”）+ 积分器（“Sigma”）+ 比较器（1-bit ADC）+ DAC功能（功率级提供两电平反馈）
21.4.2 同步 vs 异步
| 类型 | 特征 | 优劣势 |
|---|---|---|
| 同步SDM | 时钟触发器 + 比较器 = 量化器 | 有带内量化噪声，需极高时钟频率 |
| 异步SDM（模拟SDM） | 仅迟滞比较器，无时钟 | 理论量化误差为零（连续时间），但变频 |
21.4.3 过采样（Oversampling）
过采样比 ：
- OSR翻倍 → 带内噪声功率减半（-3dB）
- 总噪声在更宽频带内均匀分布
21.4.4 噪声整形（Noise-Shaping）
噪声整形利用负反馈将量化噪声从音频频段推至超音频频段：
- 一阶积分器：6dB/octave噪声衰减
- 二阶积分器：12dB/octave噪声衰减
综合效果（OSR翻倍 + 二阶整形）：
21.4.5 LC前反馈的局限
大多数SDM从开关节点（LC前）取反馈：
- 优势：时序/电压误差被负反馈校正；IC封装引脚方便
- 严重缺陷：LC滤波器非线性不被环路校正
连续时间SDM加少量迟滞可将开关频率控制在300kHz~1MHz范围内。
21.5 多电平开关方案
Infineon 5级开关方案：
- 输出电压粒度更细 → 纹波电流更低
- 减少对LC滤波器的需求
- 有效开关频率倍增 → 环路带宽增加
21.6 数字调制器
21.6.1 开环数字方案
PCM音频（I2S总线）→ 数字电路转换为PWM → 直接驱动功率级。
21.6.2 闭环数字方案
输出模拟信号需ADC数字化反馈：
- ADC必须极高速、极低延迟
- 否则在反馈路径中引入额外相移 → 环路不稳定
- 已有商业解决方案（Schinkel et al., 2017; MPS Axign, 2024）
参考文献
- Cordell, B. (2019). Designing Audio Power Amplifiers (2nd ed.), Ch35. Routledge.
- Honda, J., & Cerezo, J. (2003). Class-D audio amplifier design tutorial. International Rectifier.
- Huffenus, A., et al. (2010). Comparison of phase-shift self-oscillating and carrier-based PWM. AES 128th Convention.
- Infineon. (2019). MERUS multilevel Class D audio amplifier. White paper.
- Jiang, X. (2017). Fundamentals of audio Class D amplifier design. IEEE SSC Magazine, 9(3).
- Nielsen, D., et al. (2009). Investigation of switching frequency variations in self-oscillating Class-D. AES 127th Convention.
- Putzeys, B. (2005). Simple self-oscillating Class D amplifier with full output filter control. AES 118th Convention.
- Putzeys, B. (2009). Globally modulated self-oscillating amplifier with improved linearity. AES 37th Intl. Conf.
- Schinkel, D., et al. (2017). Multiphase Class-D automotive audio amplifier with integrated low-latency ADCs. IEEE JSSC, 52(12).
- van der Hulst, P., et al. (2002). Asynchronous switching high-end power amplifier. AES 112th Convention.
相关页面
- Class-D比较器与PWM电路 — 固定频率PWM比较器设计
- Class-D三角波发生器 — 定时斜坡生成电路
- Class-D反馈与补偿 — 环路增益与稳定性设计
- Class-D失真与噪声源 — 失真机制与噪声分析
- Class-D LC解调滤波器 — LC非线性与反馈取点
- Class-D EMI抑制技术 — 固定频率vs变频EMI特性
- Class-D数字应用与DSP — 数字调制器详细讨论
- Class-D集成电路方案 — IC级自激振荡实现
- 变频PWM调制技术 — 变频PWM的相位超前特性
- PWM小信号建模 — PWM调制器小信号模型