双极无源元件与工艺改进
在双极集成电路中，除了有源器件（npn/pnp 晶体管）之外，还需要各种无源元件来完成电路功能：扩散电阻提供偏置和负载，电容用于频率补偿和去耦，齐纳二极管提供参考电压。此外，工艺改进（介质隔离、高性能元件）可以显著提升电路性能。理解这些元件的结构、特性和寄生效应，是完成完整双极 IC 设计的关键。本文基于 Gray §2.6-§2.7 提炼。
前后关系
前置知识：
- IC制造基础工艺（§2.2）— 扩散、外延、氧化
- 双极IC工艺与器件结构（§2.3-§2.5）— 双极工艺平台
- 双极晶体管大信号特性（§1.3）— pn 结特性
本书内部链条：
- 双极无源元件与工艺改进（本文）→ 输出级设计（Ch.5）— 输出级需要大电阻和补偿电容
- → 运算放大器设计基础（Ch.6）— NE5234 中的电阻和电容
- → 反馈放大器稳定性与补偿（Ch.9）— 补偿电容设计
外部关联：
原理介绍
2.6 双极 IC 中的无源元件
2.6.1 扩散电阻
基区扩散电阻（最常用）：
利用 p 型基区扩散层形成电阻，由 p⁺ 接触孔连接两端。
基区扩散的薄层电阻：
典型值：100-300 Ω/□（取决于基区掺杂浓度）
发射极扩散电阻：
- 使用 n⁺ 发射极扩散
- 薄层电阻低：2-10 Ω/□
- 用于低值电阻和接触孔下的欧姆接触
电阻的寄生效应：
接触 扩散电阻 接触
|///////////////////////|
| |
─── p⁺ 电阻条 ──────────
n⁻ 外延
n⁺ 埋层
p⁻ 衬底
- 结电容：电阻条与外延/衬底之间的耗尽电容（电压相关，非线性）
- 击穿电压：由 p-n⁻ 结的反偏击穿限制
- 温度系数：扩散电阻 TC ≈ +2000~+5000 ppm/°C（迁移率随温度升高而下降）
- 电压系数：耗尽区展宽使有效截面变化 → VCR ≈ 100-500 ppm/V
- 匹配精度：相邻电阻可匹配到 ±0.5-2%（通过共心布局）
2.6.2 外延和夹层电阻
外延电阻：
- 使用 n⁻ 外延层
- 薄层电阻较高：1-5 kΩ/□
- 高电压系数（外延层薄，耗尽区变化显著）
- 用于高值电阻
夹层（Pinch）电阻：
- 利用基区扩散被夹在发射极扩散和外延层之间的狭窄区域
- 薄层电阻很高：10-100 kΩ/□（节省面积）
- 精度差，电压系数大
- 适用于需要大电阻但面积受限的场合
电阻特性对比：
| 类型 | R_s | TC | VCR | 精度 | 面积效率 |
|---|---|---|---|---|---|
| 基区扩散 | 100-300 Ω/□ | ~3000 ppm/°C | 中等 | 好 | 中等 |
| 发射极扩散 | 2-10 Ω/□ | ~2000 ppm/°C | 低 | 好 | 差 |
| 外延电阻 | 1-5 kΩ/□ | ~4000 ppm/°C | 高 | 差 | 好 |
| 夹层电阻 | 10-100 kΩ/□ | ~5000 ppm/°C | 很高 | 很差 | 很好 |
2.6.3 集成电容
在双极工艺中，可以获得的电容类型：
1. 反偏 pn 结电容（最常用）： 利用反偏的基-集结或发射结：
- 优点：标准工艺即可获得
- 缺点：电压相关、需反偏、击穿电压限制、有漏电
2. MOS（多晶硅-氧化物-硅）电容： 在 n⁺ 重掺杂区域上生长薄氧化层，沉积多晶硅形成上极板。
- 优点：单位面积电容大（≈ 0.3-1 fF/μm²）、电压无关性好
- 缺点：需要附加工艺步骤（多晶硅沉积）
- 应用：频率补偿电容、开关电容、采样电容
3. 金属-绝缘体-金属（MIM）电容（使用介质隔离工艺时可用）： 两层金属之间的电容，使用高 k 介质（如 Si₃N₄）。
- 优点：底部寄生小、线性度好
- 缺点：需要额外掩模版
2.6.4 齐纳二极管
利用发射结（n⁺p 结）的雪崩击穿特性：
- 击穿电压 ~6-8 V（发射极高掺杂）
- 温度系数在 5-7 V 时接近零（齐纳效应与雪崩效应补偿）
- 在带隙基准中广泛应用
注意事项：
- 齐纳击穿时发射结通过的电流会导致 β 退化
- 如果同一个器件既当作齐纳管又当作放大管是危险的
2.6.5 结二极管
标准 pn 结二极管可利用发射结或基集结，但通常用基-集结短路到发射极的 npn 管实现，具有：
- 已知的 I-V 特性
- 可控的面积（通过 emitter 面积）
- 匹配好（相邻对管）
2.7 双极工艺的改进
2.7.1 介质隔离
替代结隔离的方法：
| 隔离类型 | 工艺 | 优点 | 缺点 |
|---|---|---|---|
| 结隔离 | p⁺ 扩散 + 反偏 | 工艺简单 | 寄生电容大、漏电 |
| 介质隔离 | SiO₂ 隔离槽 | 寄生电容小、无漏电 | 工艺复杂、成本高 |
| 深槽隔离 | RIE 刻蚀 + 氧化物填充 | 密度高 | 应力问题 |
介质隔离将每个器件包围在 SiO₂ 隔离槽中，消除了结隔离的衬底漏电和寄生电容。
2.7.2 高性能有源器件
兼容工艺改进：
- 多晶硅发射极：f_T 提升至 > 30 GHz
- 自对准结构：减小基区宽度、降低 r_b
- 异质结：SiGe HBT，f_T > 200 GHz
2.7.3 高性能无源元件
薄膜电阻：
- 使用 SiCr 或 NiCr 金属薄膜
- 薄层电阻：50-500 Ω/□
- TC 低（< 100 ppm/°C）
- 精度高、匹配好
- 需要额外沉积步骤
多层互连：
- 2-6 层金属
- 降低互连电阻和寄生电容
- 允许更紧凑的版图
设计准则
扩散电阻设计考虑
- 最小宽度：受光刻和电流密度限制
- 两端电压：不能超过结击穿电压（~20-30 V）
- 功耗：每平方微米功率限制（~0.1-0.5 mW/μm²）
- 匹配：使用相同取向、相同宽度、靠近放置
- 温度梯度：远离大功率器件
电容设计选择
| 应用 | 推荐电容类型 | 原因 |
|---|---|---|
| 频率补偿 | MOS/MIM 电容 | 线性、无偏压要求 |
| 去耦 | 结电容/MOS 电容 | 面积效率 |
| 采样电容 | MOS/MIM 电容 | 低电压系数 |
| 滤波 | MIM 电容 | 高线性度 |
参考文献
- P. R. Gray, P. J. Hurst, S. H. Lewis, R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 5th ed., Wiley, 2009, §2.6-§2.7.
- A. B. Glaser, G. E. Subak-Sharpe, Integrated Circuit Engineering, Addison-Wesley, 1979.
- S. Wolf, Silicon Processing for the VLSI Era, Vol. 2, Lattice Press, 1990.
- P. R. Gray, R. G. Meyer, Analysis and Design of Analog Integrated Circuits, 1st ed., Wiley, 1977.
双向链接
本文链接到
- 双极IC工艺与器件结构 — 同一个工艺平台
- IC制造基础工艺 — 扩散、外延、氧化工艺
链接到本文
- 运算放大器设计基础 — NE5234 中的电阻和电容
- 输出级设计 — 输出级的无源元件
- 频率补偿技术 — 集成补偿电容
- 反馈放大器稳定性与补偿 — Miller 补偿电容
- Gray 模拟集成电路分析与设计 深度解析 — 来源导航页