PLL 异常锁定现象

Gardner Ch.14 系统分析了 PLL 可能锁定到错误目标的四类现象：旁锁（sidelock）、谐波锁（harmonic lock）、杂散锁（spurious lock）与假锁（false lock）。这些现象在调制信号、采样系统与级联环中时有发生，理解其机理是设计鲁棒 PLL 的关键。基于 Gardner Phaselock Techniques Ch.14 提炼。

前后关系

前置知识：

PLL基本结构与传递函数 — 锁定的基本条件
PLL锁相捕获过程 — 异常锁定发生在捕获过程中
加性噪声对PLL影响 — 非线性区的 s 曲线行为

本书内部链条：

Ch.14（本文）← Ch.8（捕获）— 异常锁定是捕获过程落入错误吸引域
← Ch.10（PD）— s 曲线形状决定虚假锁定点
→ PLL频率合成器（Ch.15）— 合成器需防范杂散导致的异常锁定

外部关联：

Wireline系统中Jitter与CDR — 数据信号中的旁锁风险

原理介绍

1. 旁锁（Sidelocks）（Gardner §14.1）

旁锁指 PLL 锁定到输入信号的边带或衍生谱线（而非载波）上。

周期性调制（Gardner §14.1.1）

输入 $v_{i} (t) = V_{i} sin [ω_{0} t + β sin (ω_{m} t)]$ 经 Bessel 展开产生载波与无穷多边带：

当载波谱线过零（如 $J_{0} (β) \approx 0$ ，见 PLL跟踪性能的调制零点）而某边带较强时，环路自然滑向边带 → 锁定在 $ω_{0} \pm k ω_{m}$
正弦 PD 的 s 曲线对边带的响应幅度由相应 Bessel 系数决定

循环平稳（数据）信号与再生器视角（Gardner §14.1.2）

数据调制信号的谱具有循环平稳结构（谱线间隔 = 符号率 $R_{d}$ ）：

再生器（regenerator）视角：非线性器件（限幅器、平方器等）使数据的周期性统计特征再生出离散谱线（如平方环在 $2 f_{c}$ 处的线谱）
PLL 锁定到这些再生谱线本身是有意设计（载波恢复），但若目标谱线选择错误即为旁锁
对策：明确目标谱线、在 PD 前用窄带滤波预选、锁定后验证频率

混叠锁定（Alias Locks）（Gardner §14.1.3）

采样 PLL 中，输入频率与采样率的差拍在带内折叠 → 环可能锁定到混叠像 $∣ f_{0} - k f_{s} ∣$ 。对策：输入端抗混叠预选、采样率与目标频率的频偏规划。

旁锁对策汇总（Gardner §14.1.4）

PD 前窄带预选滤波，抑制非目标谱线
调制参数避开载波谱线过零点（ $J_{0}$ 零点 β≈2.4 rad）
锁定后频率验证（计数器比对）+ 自动重捕获
扫频捕获时以目标频率为中心设定扫频窗

2. 谐波锁（Harmonic Locks）（Gardner §14.2）

PLL 锁定到输入信号的亚谐波或谐波关系频率上。

Gardner 的谐波锁定规则

方波（VCO）× 正弦（输入）乘法器 PD：方波频谱只含奇次谐波 → 环路可能锁定在奇数次亚谐波 $f_{0} / (2 k + 1)$ 上；偶次亚谐波无响应
两路均为方波：任何整数比谐波关系都可能产生锁定
PFD（边沿触发）：仅在两输入边沿率相等时产生稳态误差零点 → 本质上不产生谐波锁（这是 PFD 相对乘法器 PD 的关键优势之一）

对策：

输入预选滤波（抑制谐波/亚谐波成分）
优先使用 PFD 类鉴相器
锁定检测器验证锁定频率与目标一致

3. 杂散锁（Spurious Locks）（Gardner §14.3）

PLL 锁定到非期望的外部信号或内部杂散上。Gardner 的典型实例是 16QAM 判决导向载波恢复环：

判决导向 PD 的 s 曲线依赖判决正确性；16QAM 的星座结构使 s 曲线在真零点（0°）之外出现虚假零点（约 ±31°、±38°）
环路落入虚假零点后判决持续出错，误差信号自洽 → 稳定锁定在错误相位——这就是 Gardner 定义的 spurious lock
对策：判决导向环启动前用低阶调制/导频辅助粗同步；s 曲线仿真必须包含判决反馈的非线性

其他来源：电源/衬底/空间耦合的杂散信号落在捕获范围内。对策为屏蔽、电源滤波、差分信号、锁定后频率验证。

4. 假锁（False Locks）（Gardner §14.4）

假锁是捕获过程畸变导致的锁定失败形态——注意：其机制不是巴克豪森振荡条件，而是 pull-in 过程被环路部件的频率相关响应扭曲。

机制（Gardner §14.4.1-14.4.2）

捕获中的 beat note（拍频）经 IF 滤波器/限幅器等部件时，其幅度与相位被频率相关地畸变
拍频整流产生的牵引直流分量 $v_{p}$ （见 PLL锁相捕获过程 (8.6)）因此被扭曲 → 牵引方向在特定频偏处反转或归零
环路在真载波之外的频率上达到牵引平衡，表现为”锁定”（VCO 频率稳定）但实际失锁

假锁判据（Gardner (14.8)/(14.9)）

Gardner 给出假锁发生条件与环路滤波器极点数的关系：

(14.8)：假锁平衡点方程（牵引分量为零且斜率条件满足）
(14.9)：环路滤波器极点数规则——积分器/极点越多，beat note 相移越接近 90°，牵引分量越易被扭曲为零 → 高阶环路滤波器增大假锁风险；type 3 与含深零点的滤波器尤需警惕

假锁缓解（Gardner §14.4.3）

捕获阶段用低阶/宽频滤波路径，锁定后再切换到窄带滤波
IF 滤波器带宽足够宽，避免 beat note 通过通带边缘
扫频捕获代替自由 pull-in（主动跨越假锁点）
锁定检测 + 自动重初始化

5. PLL 链的锁定失败（Gardner §14.5）

级联 PLL（如网络时钟链、抖动衰减器级联）的失败分析：

文献中曾将级联失败归因于单级环路的高阻尼（ζ≥4.5 时抖动传递峰化超标）；Gardner 指出 ζ≥4.5 并非根因——真正的问题是各级抖动传递峰化的累积与捕获顺序失控
抖动衰减器（jitter attenuator）级联：每级带宽需递减、峰化需 <0.1 dB 量级，否则级联后抖动被逐级放大
对策：分级锁定检测、逐级使能、每级独立的捕获辅助、系统级峰化预算

参考文献

Gardner, F. M. (2005). Phaselock Techniques (3rd ed.), Ch.14. John Wiley & Sons. [假锁与杂散锁分析最全面的来源]
Lindsey, W. C. (1972). Synchronization Systems in Communications. Prentice Hall. [假锁的严格分析]
Meyr, H., & Ascheid, G. (1990). Synchronization in Digital Systems. Wiley. [数字 PLL 中的异常锁定]

KnowledgeWiki

探索

PLL异常锁定现象

关系图谱