此标签下有2条笔记。
ESD先进CMOS技术挑战
ESD先进CMOS技术挑战 📚 Semenov 补充：本页基于 Semenov 等《ESD Protection Device and Circuit Design for Advanced CMOS Technologies》Ch.1 §4-5，系统介绍先进 CMOS 工艺缩放带来的 ESD 可靠性挑战，重点涵盖 Cu 互连、low-k ILD 和 ESD 设计窗口的缩窄效应。与 ESD基础概念与设计原则 的 Voldman 视角互补。 前后关系 前置知识： ESD基础概念与设计原则 — ESD 物理本质与基本设计原则 CMOS工艺与器件 — CMOS 工艺基础 本书内部链条： 先进CMO...
纳米CMOS运放设计方法学
纳米 CMOS 运放设计方法学 在纳米 CMOS 工艺（28nm 及以下）中，传统平方律模型因速度饱和、迁移率退化、DIBL 等短沟道效应而严重失准。Razavi 第 2 版 Ch.11 提出的 gm/ID 查找表方法 取代了平方律手算，成为纳米运放设计的系统方法论。本文基于 Razavi Ch.11、Gray §6 和 Sansen Ch.7 提炼。 前后关系 前置知识： MOS晶体管模型与特性 — 平方律模型的局限与纳米效应 频率补偿技术 — Miller/Cascode 补偿 两级Miller运放设计 — 经典两级运放架构 套筒与折叠Cascode运放 — Telescopic/Fo...