IC电磁兼容案例研究

📚 EMC of ICs 补充：本页基于 Electromagnetic Compatibility of Integrated Circuits Ch.6，汇集多个真实 IC 的 EMC 测量与建模案例。

1. ST-Microelectronics CESAME 测试芯片

1.1 概述

CESAME 测试芯片专用于表征传导和辐射发射，验证低发射设计技术。

参数	值
项目	CESAME
合作方	ST-Microelectronics、INSA-LESIA、MESDIE Project
工艺	CMOS 0.18μm
芯片尺寸	3.3×3.3 mm²
封装	144-pin TQFP, 20×20 mm²
复杂度	700,000 晶体管，6 个逻辑模块

1.2 六种设计技术对比

模块	设计技术	描述
NOR	标准设计规则	基准（无特殊降噪措施）
NORM	标准 + 电源串联电阻	添加两个 1.7Ω 串联电阻
ISO	体隔离	埋层隔离
GRID	电源网格	增强电源分配网格
RC	片上去耦	分布式去耦电容（等效 1nF）
ISV	体隔离 + 串联电阻	隔离 + 1.7Ω 串联电阻

1.3 ICEM 建模验证

模型参数（RC 核心例）：

参数	描述	典型值
$I (t)$	核心电流（SPICE 瞬态）	400mA
$Z (f)$	核心阻抗（AC SPICE）	100pF
$C_{r ai l}$	片上去耦电容	1nF
$R_{r ai l}$	片上传感器电阻	1.7Ω
$R_{p a d}$	焊盘电阻	0.1Ω
$C_{p a d}$	焊盘电容	10pF
$R_{p a c k}$	封装电阻	0.3Ω

建模目标：预测内部电流消耗→优化 floor plan 和电源焊盘→最小化寄生发射。

2. Freescale 微控制器发射案例

2.1 测试配置

8-bit 和 16-bit MCU
TEM cell 测量（IEC 61967-2）
分析时钟和 I/O 对发射的贡献

2.2 关键发现

时钟谐波主导发射频谱
I/O 活动贡献宽频噪声
去耦电容显著降低发射（验证了 Ch.5 的理论预测）

3. 微控制器抗扰度案例

3.1 测试方法

BCI（大电流注入）：IEC 62132-3
DPI（直接功率注入）：IEC 62132-4

3.2 典型故障模式

故障类型	描述
PLL 失锁	RF 干扰导致 PLL 频率偏移→系统时钟异常
寄存器翻转	电磁干扰导致存储器位翻转
看门狗复位	干扰导致程序流异常→看门狗触发复位
I/O 状态改变	端口方向寄存器被干扰→引脚功能异常

4. 低发射设计规则量化验证

4.1 去耦电容效果

片上 1–50nF 嵌入电容→显著降低 TEM cell 发射
分布式去耦优于集中式去耦

4.2 电源网格效果

增强电源网格降低电源阻抗→减少 ground bounce

4.3 隔离技术效果

体隔离减少衬底噪声耦合→降低特定频段发射

5. 其他案例

Hitachi：低噪声 ASIC 设计方法
Infineon：封装对 TEM cell 发射的影响对比
EADS：航空电子 IC 的 EMC 表征

相关页面