ESD度量指标与设计策略

📚 Voldman ESD 补充：本页基于 ESD: Circuits and Devices Ch.1 §1.11-1.14，系统介绍芯片级 ESD 度量指标、质量与可靠性业务指标、12 步 ESD 策略构建法、ESD 欧姆定律经验设计和缩放理论。这些度量和方法论为 ESD 保护设计提供了量化框架。

---

前后关系

前置知识：

• ESD分布式系统分析 — 分布式系统分析
• ESD测试模型与系统级模型 — ESD 模型参数

本书内部链条：

• ESD分布式系统分析 → ESD度量指标（本文）→ ESD芯片设计综合与架构

---

1. 芯片级 ESD 度量指标

1.1 平均引脚功率失效

$$P_{avg}=\frac{1}{N}\sum _{i=1}^N{P}_{fail,i}$$

其中 $N$ 为引脚总数，$P_{fail,i}$ 为第 $i$ 个引脚的失效功率。

1.2 最差引脚功率失效

$$P_{worst}=\underset{i}{\min }\{P_{fail,i}\}$$

• 最差引脚决定芯片的整体 ESD 等级
• 通常 I/O 引脚比电源引脚更脆弱

1.3 面积比

$${\eta }_A=\frac{A_{ESD}}{A_{chip}}$$

其中 $A_{ESD}$ 为 ESD 保护结构占用面积，$A_{chip}$ 为芯片总面积。

• 典型值：${\eta }_A\sim 5\text{-}15\%$
• 面积比越小 → ESD 设计效率越高

1.4 电路级度量

$${\eta }_{circuit}=\frac{I_{t2}}{I_{spec}}$$

其中 $I_{t2}$ 为实际失效电流，$I_{spec}$ 为规格要求电流。

• ${\eta }_{circuit}>1$ 表示满足 ESD 规格
• 设计余量通常要求 ${\eta }_{circuit}\ge 1.5$

---

2. ESD 质量与可靠性业务指标

2.1 DPPM（Defective Parts Per Million）

$$\text{DPPM}=\frac{N_{fail}}{N_{total}}\times 10^6$$

• ESD 相关 DPPM 占总 IC 失效的 25-33%
• 先进工艺节点 DPPM 目标：< 10 DPPM

2.2 现场失效率（Field Failure Rate）

$${\lambda }_{ESD}=\frac{N_{ESD\_fail}}{N_{total\_field}}\times 100\%$$

• 典型值：ESD 占现场失效的 10-30%
• 随工艺进步持续改善

2.3 成本影响

ESD 失效的成本模型：

• 芯片级失效：C_{die} \sim \0.01\text{-}100$
• 系统级失效：C_{system} \sim \10\text{-}10000$
• 召回成本：C_{recall} \sim \10^6\text{-}10^9$

---

3. 12 步 ESD 策略构建法

Voldman 提出的 12 步系统化 ESD 设计策略：

步骤	内容	目标
1	确定 ESD 规格	HBM/MM/CDM 等级
2	工艺特性分析	器件击穿特性、TLP 参数
3	保护器件选择	二极管/MOSFET/SCR
4	输入保护网络设计	I/O 到 VDD/VSS 路径
5	电源钳位网络设计	VDD-VSS 钳位
6	输出保护设计	输出驱动器 ESD
7	域间隔离设计	不同电压域隔离
8	衬底接触设计	衬底电流回流路径
9	金属布线设计	电流承载能力
10	仿真验证	TLP 仿真、电热仿真
11	测试验证	HBM/MM/CDM 测试
12	迭代优化	根据测试结果改进

---

4. ESD 欧姆定律经验设计

4.1 基本关系

Voldman 提出 ESD 设计中的”欧姆定律”类比：

$$V_{clamp}=I_{ESD}\times R_{ESD}+V_{trig}$$

其中：

• $V_{clamp}$：钳位电压
• $I_{ESD}$：ESD 电流
• $R_{ESD}$：保护器件动态电阻
• $V_{trig}$：触发电压

4.2 设计约束

保护器件必须满足：

$$V_{trig}<V_{clamp}<V_{fail}$$

其中 $V_{fail}$ 为被保护电路的失效电压。

4.3 功率关系

$$P_{ESD}=V_{clamp}\times I_{ESD}=I_{ESD}^2\times R_{ESD}+V_{trig}\times I_{ESD}$$

失效功率密度：

$$P_{density}=\frac{P_{ESD}}{A_{device}}$$

4.4 Wishart 统计模型

ESD 失效概率可用 Wishart 统计模型描述：

$$F(V)=1-\exp \left[-{\left(\frac{V}{V_0}\right)}^m\right]$$

其中 $V_0$ 为特征电压，$m$ 为 Weibull 形状参数。

---

5. ESD 缩放理论

5.1 工艺缩放对 ESD 的影响

参数	缩放趋势	影响
栅氧厚度 $t_{ox}$	↓	栅氧击穿电压 ↓
沟道长度 $L$	↓	击穿电压 ↓
结深 $x_j$	↓	结击穿电压 ↓
金属间距	↓	金属间击穿 ↓
电源电压 $V_{DD}$	↓	保护窗口缩小
芯片面积	↑	电容 ↑

5.2 ESD 保护窗口

电压轴：
0 ──── V_DD ──── V_trigger ──── V_clamp ──── V_fail ──── 击穿
       │         │              │             │
       │← 正常工作 →│← ESD保护窗口 →│← 安全裕量 →│

• 随工艺缩放，$V_{DD}$ 降低 → ESD 保护窗口缩小
• $V_{fail}$ 也降低 → 设计余量减小
• 先进节点（< 28nm）ESD 设计挑战更大

5.3 ESD 设计规则缩放

$$L_{min,ESD}\propto \sqrt{\frac{I_{ESD}\cdot t_{pulse}}{k_{Si}\cdot \Delta T_{max}}}$$

其中 $L_{min,ESD}$ 为保护器件最小特征尺寸，$k_{Si}$ 为硅热导率，$\Delta T_{max}$ 为最大允许温升。

---

参考文献

1. S. H. Voldman, ESD: Circuits and Devices, 2nd ed., Wiley, 2015, Ch.1 §1.11-1.14.

---

相关页面

• ESD基础概念与设计原则 — ESD 设计原则
• ESD芯片设计综合与架构 — 芯片级设计综合
• ESD测试模型与系统级模型 — ESD 模型参数
• ESD Circuits and Devices 深度解析 — 来源页