Banerjee PLL系统级分析

本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 7 章提炼，从无线接收机系统级角度审视 PLL 的相位噪声、杂散和锁定时间对系统性能的影响，包含完整的 IS-54 蜂窝系统分析实例。

---

前后关系

前置知识：

• Banerjee PLL基础与系统概述 — Ch.1 相位噪声/杂散/锁定时间基本定义
• PLL基本结构与传递函数 — PLL 基本闭环模型
• 无线系统中Phase Noise影响 — 相位噪声对接收系统的影响

本书内部链条：

• Ch.7（本文）→ Ch.11-13 (杂散详细分析) → Ch.14-15 (相位噪声建模) → Ch.16-17 (锁定时间)

---

原理介绍

典型无线接收机架构

天线 → [预选滤波器] → [LNA] → (×) → [滤波] → (×) → [DSP]
                                  ↑               ↑
                              [RF PLL]        [IF PLL]

接收机中包含两个 PLL：

• RF PLL：可调谐，将接收信号下变频至固定 IF（最严格的设计挑战）
• IF PLL：通常固定频率，将 IF 信号解调至基带（要求相对宽松）

PLL 三大性能指标的系统级影响

相位噪声

• 近载波相位噪声：增加 BER、降低系统 SNR
• 远载波相位噪声：与系统中其他用户的信号混频，产生干扰产物

杂散（Spurs）

• 位于信道间隔倍频处的离散噪声
• 与相邻信道信号混频 → 噪声落在有用信道上，Blocking 特性恶化

锁定时间

• PLL 切换频率期间无法收发数据 → 直接影响数据速率
• 影响电源管理：锁定时间越短，PLL 可更长时间处于关断状态以省电

---

系统分析实例（基于 IS-54 标准）

系统参数

参数	值
接收频率范围	869.03 - 893.96 MHz
RF PLL 频率	783.03 - 807.96 MHz
IF PLL 频率	86 MHz（固定）
信道间隔	30 kHz
信道数	831

工作流程

以通道 453（888.62 MHz）为例：

1. 接收信号经 LNA 后送入第一混频器
2. RF PLL 设置为 802.62 MHz → 混频输出 86 MHz + 1691.24 MHz
3. 低通滤波保留 86 MHz → 送入 IF PLL 下变频至基带

非理想 PLL 的系统影响

RF PLL（关键挑战）：

• 锁定时间 1 ms → 影响信道切换和时隙调度
• 杂散位于 ±30 kHz 的整数倍 → 与相邻信道用户信号混频，在 86 MHz IF 处产生干扰
• 相位噪声为连续频谱 → 可影响多个信道

IF PLL（较为宽松）：

• 锁定时间 10 ms → 仅在开机上电时影响一次
• 因其频率固定且信号已被 RF 前端滤波，杂散/相位噪声要求更宽松

倒易混频（Reciprocal Mixing）

PLL 的相位噪声与相邻信道的大信号混频，将邻道噪声搬移至有用信道带宽内，这是接收机灵敏度下降的重要机制。即使 PLL 本身输出的带内相位噪声很低，远载频噪声与强干扰信号混频后仍可能显著恶化接收 SNR。

倒易混频的定量分析

基本模型

倒易混频发生在混频器中：PLL 本振（LO）信号的远载波相位噪声 $L_{extPLL}(Deltaf)$ 与相邻信道的大信号 blocker $P_{extblocker}$ 混频，将噪声功率搬移至中频（IF）带内：

$$P_{extnoise,IF}=P_{extblocker}+L_{extPLL}(Deltaf)[\text{dBm}]$$

其中 $Deltaf$ 是 blocker 离载波的信道偏移频率。

接收机灵敏度恶化

接收机灵敏度的定义是在给定 BER 下所需的最小信号功率。倒易混频使接收机的有效噪声系数恶化：

$$N{F}_{exteff}=N{F}_{extRX}-10\log \left(1+\frac{P_{extnoise,RM}}{kTB\cdot G_{extRX}}\right)[\text{dB}]$$

其中 $P_{extnoise,RM}$ 为倒易混频产生的噪声功率，$G_{extRX}$ 为混频器前的增益。

从 Blocker 指标推导 PLL 相位噪声要求

对于给定接收机指标，PLL 的相位噪声需满足：

$$L_{extPLL}(\Delta f)\le P_{extsens}+\text{CNR}+\text{IMR}-P_{extblocker}[\text{dBc/Hz}]$$

其中 $\text{CNR}$ 为载波噪声比要求（取决于调制方式），$\text{IMR}$ 为镜像抑制比。

实例（IS-54 标准参数）：

• $P_{extblocker}=-43$ dBm @ 30 kHz offset
• $P_{extsens}=-116$ dBm（灵敏度）
• CNR = 17 dB（π/4-DQPSK 调制）
• 假设 IMR = 0 dB

$$L_{extPLL}(30\text{kHz})\le -116+17+0-(-43)=-90\text{dBc/Hz}$$

即 PLL 在 30 kHz 偏移处的相位噪声必须低于 $-90$ dBc/Hz。

不同无线标准的 PLL 相噪指标对比

无线标准	信道间隔	最大偏移频率要求	典型相噪要求	关键设计约束
GSM	200 kHz	$L(600$ kHz$)$	$\le -162$ dBc/Hz	极严 far-out 相噪，需超低噪 VCO
DCS1800	200 kHz	$L(3$ MHz$)$	$\le -162$ dBc/Hz	同 GSM，更高频段要求
IS-54 (TDMA)	30 kHz	$L(30$ kHz$)$	$\le -90$ dBc/Hz	窄信道、近载波相噪要求
WCDMA/FDD	5 MHz	$L(5$ MHz$)$	$\le -150$ dBc/Hz	宽信道，但对远载波要求高
WLAN 802.11b	22 MHz	$L(25$ MHz$)$	$\le -140$ dBc/Hz	极高数据率，中等相噪要求
Bluetooth	1 MHz	$L(2$ MHz$)$	$\le -120$ dBc/Hz	简单调制，宽松要求
LTE (20 MHz BW)	15 kHz (SC)	$L(20$ MHz$)$	$\le -150$ dBc/Hz	SC-FDMA 对 EVM 敏感

工程设计含义：

1. GSM 类窄带系统对 PLL far-out 相噪要求最严格（$-162$ dBc/Hz），是 VCO 设计的金标准
2. 宽带系统（WCDMA/LTE）虽然信道间隔大，但由于高调制阶数（64/256 QAM），对集成相噪（$ph{i}_{extRMS}$）要求同样严格
3. 标准间的差异暗示了 PLL 环路带宽的最优选择：窄带系统倾向于 $F_c<10$ kHz，宽带系统 $F_c>50$ kHz

锁定时间对系统的多维度影响

除了传统的信道切换时间约束，Banerjee 还讨论了锁定时间对以下系统特性的影响：

1. 电源管理（Power Gating）：锁定时间短 → PLL 可频繁关断降低功耗 → 在电池设备中至关重要
2. 时分双工（TDD）切换：在 Tx/Rx 切换时隙间，PLL 需在保护间隔内重新锁定
3. 跳频扩频（FHSS）：跳频速率受限于 PLL 锁定时间，$F_{\text{hop}}<1/T_{\text{lock}}$

相位噪声/杂散/锁定时间的系统级权衡

设计目标	需要	对其它指标的折衷
低相位噪声	宽环路带宽（抑制 VCO 相噪）	杂散恶化、PFD/CP 噪声贡献增大
低杂散	窄环路带宽、高阶滤波器	锁定时间延长、VCO 噪声贡献增大
快速锁定	宽环路带宽	相位噪声和杂散同时恶化
低功耗	低 $K_{\varphi }$、低 $N$	锁定时间延长、设计灵活性降低

---

Banerjee 系统级视角的独特价值

不同于 Gardner 侧重于 PLL 内部传递函数分析和 Razavi 侧重于 CMOS 电路实现，Banerjee 第 7 章以 完整收发机系统 为背景，量化讨论：

• 相位噪声/杂散/锁定时间三者间的权衡关系
• RF PLL 与 IF PLL 的不同设计侧重点
• 从系统指标（信道数、信道间隔、切换时间）倒推 PLL 性能需求的方法论
• 从 blocker 幅度和调制方式量化计算 PLL 相噪要求的完整方法

频率规划方法

Banerjee 在 Ch.7 和全书多处讨论了频率规划——系统级分配各本振（LO）频率以避免杂散落入信号频带的系统方法。

杂散频率预测公式

PLL 输出端的杂散可能出现在以下频率位置：

$$f_{spur}=|m\cdot f_{LO}\pm n\cdot f_{IF}|,m,n\in \mathbb{Z}$$

其中 $f_{LO}$ 为本振频率，$f_{IF}$ 为中频频率。这些杂散来自混频器的非线性产物，经 PLL 输出耦合回天线。

N 值避开策略（Critical N Avoidance）

在整数-N PLL 中，某些 N 值会导致参考杂散与 VCO 谐波的重合：

N 值	杂散产物	落入频段	避免方法
$N=f_{VCO}/F_{comp}$	$f_{spur}=f_{VCO}\pm m\cdot F_{comp}$	可能落入邻道	选择 $F_{comp}$ 使 $f_{spur}$ 在信道外
$N$ 能被 2 整除	$f_{spur}=f_{VCO}\pm F_{comp}/2$	分数杂散	使用奇异分频比或 dithering
$N$ 与 $F_{comp}$ 有公因子	亚分数杂散	带内	改变 R 分频值或换参考频率

整数-N 的频率规划规则：

选择 Fcomp（信道间隔整数倍）
选择 R = Fxtal / Fcomp
检查 Fout = N · Fcomp 是否产生
  (1) fspur = |m · Fout ± n · Fcomp| 落入信道
  (2) fspur 落在射频前端通带内
若 N 有公因子与 Fcomp → 换 Fcomp 或加 dither

IF 选择对 PLL 设计的影响

中频（IF）频率的选择需考虑以下 PLL 相关约束：

IF 类型	频率范围	PLL 杂散风险	设计权衡	典型应用
低 IF	$0-F_{ch}$（如 0-200kHz）	LO 泄漏直接落入基带	需 DC 偏移补偿	零中频/低中频接收机
高中频	$>2\times$ 信号带宽	LO-IF 混频产物远离基带	IF 滤波器选择更灵活	超外差接收机
双变频	RF→IF1→IF2	两级 LO 可能互调	三阶杂散产物多	高性能基站

IF 选择的 PLL 设计权衡表：

设计约束	低 IF 影响	高中频影响
VCO 相位噪声	需低带内相噪（Lo 泄漏）	带外相噪要求更高（近载波宽松）
$F_{comp}$ 选择	可灵活选择（无 IF 混频限制）	需避开 $(f_{LO}\pm f_{IF})/m$
锁定时间	信道间隔大→跳频范围大→需快锁	信道间隔可小→锁定时间宽裕
参考杂散	需高抑制（落入带内）	可容忍较高（落入带外）

实际频率规划实例（超外差 GSM 接收机 $f_{RF}=925-960$ MHz，$f_{IF}=45$ MHz）：

1. LO 频率：$f_{LO}=f_{RF}\pm f_{IF}$（高本振：$925+45=970$ MHz 至 $960+45=1005$ MHz）
2. $F_{comp}$ 选择：GSM信道间隔 200kHz → $F_{comp}=200$kHz
3. N 值范围：$N=f_{LO}/F_{comp}=4850$ 至 $5025$
4. 杂散检查：$|2\cdot f_{LO}-2\cdot f_{RF}|=2\cdot f_{IF}$ → 二次杂散在 90MHz 处，远离基带（安全）
5. LO 泄漏：$f_{LO}\pm f_{IF}$ 接近 $f_{RF}$ 通带边缘，需混频器良好 LO-RF 隔离（$>20$ dB）

---

与现有知识的联系

• 无线系统中Phase Noise影响 — 倒易混频与接收 Blocking 的进一步分析
• PLL基本结构与传递函数 — 为系统级分析提供传递函数基础
• Dean Banerjee PLL Performance Simulation and Design 深度解析 — 来源页
• PLL频率合成器 — RF PLL 作为频率合成器的角色
• PLL杂项应用 — PLL 在无线系统之外的广义应用

---

参考文献

• Banerjee, D. (2006). PLL Performance, Simulation, and Design (4th ed.), Ch.7.
• Tranter, W. H. & Ziemer, R. E. (1985). Principles of Communications Systems. Houghton Mifflin.
• Razavi, B. (1998). RF Microelectronics. Prentice Hall.
• GSM 05.05 V8.2.0 (2000-12). Radio Transmission and Reception.