Banerjee 环路滤波器系数与传递函数

本文基于 Dean Banerjee PLL Performance Simulation and Design 深度解析 第 8-9 章提炼,定义全书核心的滤波器系数 A0/A1/A2/A3 体系,以及开环/闭环/误差传递函数、环路带宽、相位裕度、Gamma 优化因子等关键概念。


前后关系

前置知识:

本书内部链条:

  • Ch.8-9(本文)→ Ch.14-15 (相位噪声建模依赖传递函数框架)
  • → Ch.20-23 (环路滤波器设计依赖滤波器系数)
  • → Ch.26-27 (杂散抑制与 Gamma 优化)

Ch.8: Introduction to Loop Filter Coefficients

滤波器传递函数

环路滤波器传递函数定义为 VCO 调谐端电压变化 ÷ 电荷泵引起该变化的电流。对二阶滤波器即为阻抗:

其中 为零点时间常数;A0, A1, A2, A3 为滤波器系数,阶数不同时高阶系数为零。

两种基本拓扑

  • 被动环路滤波器(Fig. 8.1):C1-R2-C2 基本结构,可加 R3-C3、R4-C4 构成三阶/四阶
  • 有源环路滤波器(Fig. 8.2):标准反馈运放结构,Vcc/2 共模偏置

滤波器系数计算

被动滤波器系数(Table 8.1):

阶数A0A1A2A3
2ndC1+C2C1·C2·R200
3rdC1+C2+C3C2·R2·(C1+C3)+C3·R3·(C1+C2)C1·C2·C3·R2·R30
4thC1+C2+C3+C4C2·R2·(C1+C3+C4)+R3·(C1+C2)·(C3+C4)+C4·R4·(C1+C2+C3)见原文 Table 8.1C1·C2·C3·C4·R2·R3·R4

有源滤波器系数(Table 8.2): 有源滤波器中 A0 = C1+C2(与阶数无关),高阶系数计算见原文。

各系数的深层物理意义

A0 —— 总等效电容

  • 被动滤波器:(所有电容之和)
    • 物理意义:低频段环路滤波器等效为一个纯电容,
    • 决定了环路的 低频增益 和 稳态行为
    • 量纲:法拉 [F]
  • 有源滤波器:(与阶数无关)
    • 有源结构中 C3/C4 通过运放隔离,不贡献到总电容
    • 因此有源滤波器可以用更小的面积实现同样的 A0

A1 —— 一阶时间常数组合

其中 为各 RC 时间常数。A1 决定了:

  • 零点位置: 出现在 A1 的表达式中
  • 第一附加极点:T1 由 A0/A1 的一阶近似给出
  • 量纲:法拉·秒 [F·s]

被动二阶示例:

  • 展开 ,其中 是 C1 和 C2 的串联等效

A2 —— 二阶时间常数耦合项

  • 只有三阶及以上滤波器才有 A2(三阶/四阶被动,四阶有源)
  • 物理意义:两个极点之间的 耦合时间常数乘积
  • 量纲:法拉·秒² [F·s²]

被动三阶示例:

  • 表达了 T1 和 T3 两个极点的不可分性——A2 为非零值时,极点不能单独调整

A3 —— 三阶时间常数乘积

  • 仅四阶滤波器才有 A3(被动和主动)
  • 物理意义:所有三个极点时间常数的乘积
  • 量纲:法拉·秒³ [F·s³]

被动四阶示例:

系数与传递函数特征的对应关系

特征决定因素物理意义
低频增益斜率A0 dB/decade(积分器特性)
零点频率 A1 中的 项相位提升起点
第一附加极点 A0/A1 的一阶近似增益滚降加速点
高频滚降率最高阶系数(A2/A3) dB/decade
稳定裕度A0/A1/A2 综合决定相位裕度和过冲

滤波器系数与极点的关系

滤波器也可用极点/零点表达:

各时间常数 T1/T3/T4 与滤波器系数 A0/A1/A2/A3 存在确定映射关系,四阶被动滤波器可能出现复极点。

系数到极点时间的精确映射

展开式(8.4)的分母多项式并与式(8.1)的分母 对比,得到系数与极点时间常数之间的精确关系:

从系数反推极点时间常数需要求解三次方程:

各阶滤波器的极点求解

二阶滤波器(T3 = T4 = 0):

是 C1 和 C2 串联再与 R2 形成的时间常数,是滤波器的第一个附加极点。

三阶滤波器(T4 = 0):

利用二次方程求解:,判别式 时两个实根即为 T1 和 T3。

四阶滤波器: 需要求解完整的三次方程 ,至少有一个实根。当判别式为负时,存在一对 共轭复极点:

复极点意味着滤波器的时域响应会出现振荡,但环路整体可以保持稳定(只要复极点在左半平面)。这是 Banerjee 四阶被动滤波器设计中需要特别注意的特性。

极点位置对PLL性能的影响

极点位置特征对性能的影响
T1(第一极点)最低频极点,决定主要滚降特性,影响杂散抑制
T2(零点)位于 T1 和 T3 之间提供相位提升,保证稳定性
T3(第二附加极点)通常在 附近或更高影响相位裕度,提升高频抑制
T4(第三附加极点)最高频极点进一步改善参考杂散抑制

经验规则(Banerjee Ch.22): 是常用的合理选择。


Ch.9: Introduction to PLL Transfer Functions and Notation

PLL 基本结构

φ_r → (∑) → [PFD/CP] → [Z(s)] → [VCO] → F_out
       ↑                              │
       └─────── [÷N] ────────────────┘

核心传递函数

开环传输函数(从鉴相器输入到 VCO 输出):

闭环传输函数:

各噪声源的传递函数

噪声源传递函数
晶体参考
R 分频器
N 分频器
鉴相器
VCO

所有带内噪声源(参考、分频器、鉴相器)共享相同形式的传递函数(低通特性),而 VCO 为 高通特性。

环路带宽与相位裕度

环路带宽 定义为开环增益幅值归一的频率:

相位裕度 定义为:

Gamma 优化因子

这是 Banerjee 方法论的核心创新之一,用于环路滤波器设计的闭环优化,大幅简化滤波器元件计算。

传递函数渐近特性

  • 对参考/分频器/鉴相器噪声:(带内),(带外衰减)
  • 对 VCO 噪声:(带内衰减),(带外)

环路滤波器缩放规则

环路增益常数 。改变 时若保持 不变,传递函数不变。

元件缩放规则(Table 9.3):

  • 电容
  • 电阻

经验规则:(滤波器元件不变时)

Gamma 优化因子的理论推导

Gamma 优化因子是 Banerjee 方法论的核心创新,其推导源自开环传输函数在环路带宽 处的展开。

从开环增益条件导出 Gamma

在环路带宽 处,开环增益满足幅值条件 。将滤波器阻抗 的表达式代入开环增益 :

当 且 (即附加极点远在带宽之外)时,分母中的 ,幅值条件简化为:

消去 K 和 N

令环路增益常数 ,在典型设计中 (零点在带宽内或附近)且 (第一极点在带宽内),可近似为:

而 (主导极点近似),代入得:

Gamma 的定义

Banerjee 将归一化零点频率定义为 Gamma 优化因子:

将 的表达式代入可得:

这说明 Gamma 本质上是由滤波器拓扑(A0/A1)和环路增益常数 K 决定的,与 的选择无关——这是一个非常重要的工程结论。

Gamma 与时间常数的关系

对于二阶被动滤波器:

在给定 下, 决定了 C1 和 C2 的比例:

因此 的取值范围为 。当 接近 0 时,C1 非常小(极点在高频),而当 接近 1 时,C2 非常小(零点在高频,失去相位提升作用)。

最优 Gamma 与相位裕度的关系

Banerjee 通过大量仿真和实测(参见 Ch.27)建立了 Gamma 与相位裕度的经验关系:

  • PM = 40° 时,最优
  • PM = 45° 时,最优
  • PM = 50° 时,最优
  • PM = 55° 时,最优

这个单调关系使设计师可以 将相位裕度的选择直接映射到 Gamma 的选择,而 Gamma 又唯一确定了滤波器元件值——这就是 Banerjee 5 步设计法能够在一次迭代中收敛的根本原因。


Gamma 与闭环频率响应的统一模型

Gamma 不仅决定开环特性(、PM),还直接塑造闭环传递函数 的频率响应。以下建立 γ 与闭环带宽、峰值和阻尼特性之间的统一量化关系。

闭环带宽 与 γ 的关系

闭环带宽 定义为 对应的频率。对于二阶系统, 与 和 γ 的关系为:

利用 ,可得 。代入上式并用 归一化:

简化工程公式( 范围内误差 ):

F_cl/F_c 比值与 γ 的对照表:

γζF_cl/F_c物理解释
0.040.371.03弱阻尼,闭环带宽近似等于开环带宽
0.070.451.06常见跳频设计
0.100.521.08均衡设计基准
0.150.621.12闭环带宽展宽 12%
0.200.701.16阻尼增大使闭环带宽进一步展宽
0.300.821.22过阻尼,闭环带宽显著大于开环带宽

设计含义:F_cl 始终大于 F_c,且 γ 越大差异越显著。在分配噪声预算时,PFD 噪声的”带内”范围应取 F_cl 而非 F_c。

闭环峰值 Peaking 与 γ 的定量关系

闭环峰值(Peaking)定义为 的最大值超过 dB 的量。过大的 Peaking 会导致带内噪声放大和瞬态过冲增大:

代入 :

Peaking-γ 对照表:

γζPeaking等效 PM稳定性评估
0.040.37 dB⚠️ 带内噪声放大
0.070.45 dB可接受
0.100.52 dB✅ 良好
0.150.62 dB✅ 优秀
0.200.70 dB✅ 极佳(几乎无 peaking)
0.300.82 dB过阻尼

工程规则:

  • Peaking dB 对应 (PM > 48°)
  • Peaking dB 对应 (PM < 40°),需避免
  • 每个 1 dB 的 Peaking 约等于带内 PFD 噪声额外放大 (RMS 抖动恶化)

单位阶跃响应的四参数 γ 模型

封闭形式的阶跃响应特性可由 γ 直接表达。对于二阶 PLL 近似:

上升时间 (10%-90%):

峰值时间 :

最大过冲 :

2% 调整时间 :

瞬态响应四参数与 γ 的对照表(归一化到 kHz):

γζ (s) (s) () 2% (s)
0.040.3721.535.235%172
0.070.4522.840.525%141
0.100.5224.046.818%122
0.150.6225.557.012%102
0.200.7026.868.58%91
0.300.8229.0—(无过冲)4%84

关键洞察:

  • 上升时间 随 γ 增大略微延长( 从 γ=0.04 到 0.30)
  • 调整时间 在 处达到最优()——这是 Banerjee PM=50° 推荐的理论依据
  • 过冲 与 γ 高度非线性:γ 从 0.10 到 0.15 过冲降低 ,但从 0.15 到 0.20 仅降低

闭环 PLL 综合性能与 γ 的统一视图

将以下闭环特性作为 γ 的函数绘制在同一框架下,可直观观察最优 γ 区域:

性能指标γ=0.06γ=0.10γ=0.12γ=0.15γ=0.20单位
闭环带宽 1.041.081.101.121.16
Peaking+3.0+1.3+0.9+0.5+0.1dB
过冲 28%18%15%12%8%
调整时间 1.151.00.950.920.95归一化
相位裕度 PM4048505357度
Peaking-PM 一致性

工程结论: 区间是闭环性能的 Pareto 最优前沿——过冲和调整时间达到均衡,Peaking 可控,且闭环带宽展宽适中。这从闭环响应角度验证了 Banerjee PM=45-50° 经验推荐的正确性。


开环传递函数的寄生效应修正(Ch.8-9 扩展)

实际 PLL 电路中的寄生参数会偏离理想的传递函数模型。这些修正虽然通常小于 ,但在高精度设计或高频应用( MHz)中不可忽略。

VCO 输入电容 的影响

VCO 的输入电容(含 ESD 保护、封装和焊盘,典型 pF)与滤波器输出端的并联电容 直接并联:

对于被动滤波器,A0 是所有电容之和, 等效于添加了一个并联电容:

定量影响(以二阶滤波器为例):

设计值pF 影响 变化 变化
0.1 nF
0.5 nF
1.0 nF
10.0 nF

设计对策:当 时,应将 纳入 A0 计算:。

电荷泵输出电容 的影响

电荷泵输出节点存在寄生电容(含 CP 自身的输出节点电容和 PFD 输出驱动的栅极电容,典型 pF):

  • 与滤波器输入端并联
  • 对于有源滤波器拓扑,它位于运放的虚地节点(影响可忽略)
  • 对于被动滤波器,它作为额外的并联电容,等效于轻微增大了 C1

电荷泵开关电阻 的影响

CP 的上拉/下拉开关具有有限导通电阻(典型 ),与滤波器串联引入额外的零点:

在 处,该额外零点对杂散抑制的影响通常 dB。但当 k(低压设计中可能发生)时,该零点可能进入环路带宽内,使相位裕度降低 。

有源滤波器中运放有限 GBW 的修正

有源滤波器中使用运放时,其有限 GBW 会引入额外的滞后相位。运放闭环传递函数的一阶近似:

其中 为反馈系数。运放的有效极点 与滤波器极点串联,修正后的有源滤波器传递函数为:

工程准则:

  • 当 时,运放的影响可忽略
  • 当 时,需在传递函数中显式建模运放极点
  • GBW 不足导致附加相移约 ,若此值 则需修正相位裕度目标

寄生效应总结表

寄生参数典型影响何时需关注修正方法
VCO A0 增加
CP A0 略增 几乎无需关注在精确仿真中计入
CP 引入高频零点 k选型时关注 CP 导通电阻
运放有限 GBW附加相移 GBW 传递函数中显式建模

Routh-Hurwitz 稳定性分析(Ch.18)

Routh-Hurwitz 稳定性判据提供了一种无需计算具体极点位置即可判断 PLL 闭环稳定性的代数方法。

闭环特征方程

PLL 闭环传递函数的分母为 ,其特征方程为:

将 的表达式 代入并整理,得到闭环特征方程:

其中 为环路增益常数。

各阶滤波器的 Routh 阵列

二阶滤波器(A2 = A3 = 0): 闭环特征方程:

Routh 阵列的 必要条件:所有系数同号(即 均为正数,这在 PLL 设计中天然满足)。

三阶滤波器(A3 = 0): 闭环特征方程:

Routh 阵列给出稳定性条件:

简化后的工程准则:

四阶滤波器: 完整的 Routh 阵列包含 5 行,稳定性条件更加复杂。关键结论:

  • 四阶闭环系统稳定的 必要但非充分条件 是所有特征方程系数为正
  • 稳定性的充分条件需要检查 Routh 阵列第一列所有元素符号一致
  • 复极点本身不违反稳定性(只要在左半平面)

工程简化判断方法

对于 Banerjee 的 5 步设计流程,如果遵循以下设计准则,Routh 稳定性自动满足:

滤波器阶数自动稳定条件
2nd(任何正相位裕度保证稳定)
3rd( 自动满足)
4th 且

Banerjee 的工程结论:只要遵循 40-55° 的相位裕度推荐设计,Routh 稳定性自动满足,无需额外检查。Routh 判据主要用于分析极限情况(如极高阶滤波器或异常元件取值)。


环路滤波器开环频率响应仿真方法

Banerjee 在 Ch.8-9 中给出的传递函数和稳定条件均为解析公式。实际设计流程中,必须通过 PSS+PAC 仿真确认开环增益穿越频率 和相位裕度 ,并比较仿真值与设计值的一致性。

PSS+PAC 开环分析原理

开环测试点选择

PLL 开环分析的本质是在反馈路径中插入一个断点,测量从断点出发的增益和相移。Banerjee 推荐的断点位置为 PFD 输出 / CP 输入(最敏感的噪声注入点):

CP out ([PSS+PAC] 激励注入) → Loop Filter → VCO → ÷N → PFD in (响应测量)
                                              ↑
                                        AC 断点(开环测试点)

PAC 开环仿真设置

// 开环增益和相位裕度仿真的 PSS+PAC 设置
 
% PSS 分析(建立 PLL 锁定工作点)
pss \
  fundfreq=Fcomp \
  harmonics=15 \
  tstab=500/Fc \
  maxstep=1/(50*Fcomp)
 
% PAC 分析(扫频获得开环传递函数)
pac \
  start=1 \
  stop=100M \
  sweeptype=log \
  points=100 \
  \% 在 CP 输出注入小信号 AC 电流
  inputsource=Ipac \
  \% 测量 PFD 输入端的电压响应
  outputprobe=v("/pfd_in")

仿真 vs 解析 F_c 和 φ 的对比方法

从 PAC 结果提取 Fc 和 φ

; 从 PAC 仿真结果提取 Fc 和 φ
 
% 打开 PAC 结果
openResults("./psp_sch/tran/pac")
selectResult("pac")
 
% 提取开环增益曲线
ol_gain = dB(getData("loop_gain"))
% 提取开环相位曲线
ol_phase = phaseDeg(getData("loop_gain"))
 
% 找到穿越频率(增益 = 0 dB 处的频率)
freq = xval(ol_gain)
 
% 插值找到 Gain=0 dB 的穿越点
Fc_sim = 0
phi_sim = 0
 
for(i 1 length(ol_gain)-1
  if(ol_gain[i-1] > 0 && ol_gain[i] <= 0 then
    % 线性插值
    alpha = abs(ol_gain[i-1]) / (abs(ol_gain[i-1]) + abs(ol_gain[i]))
    Fc_sim = freq[i-1] * (1-alpha) + freq[i] * alpha
    
    % 在 Fc_sim 处插值相位
    phi_sim = ol_phase[i-1] * (1-alpha) + ol_phase[i] * alpha
    
    printf("Simulated Fc = %.3f kHz, Phase Margin = %.1f°\n", Fc_sim/1e3, phi_sim + 180)
    break
  )
)

一致性对比表

参数解析设计值(Ch.8-9 公式)PAC 仿真值偏差容限
(穿越频率)开环增益 0dB 处的频率
(相位裕度)仿真相位曲线在 处的值
增益裕度(无条件稳定)或有限值相位穿越 处的增益 dB
闭环带宽闭环增益 dB 处频率

频率响应仿真的常见问题与诊断

错误症状根因解决方法
PAC 仿真开环增益异常(低频增益过高/过低)PSS 工作点未收敛到正确的锁定状态增大 tstab,检查 是否在锁定电压附近
相位裕度仿真值偏离设计值 寄生效应对滤波器极点的影响(电阻寄生电容、VCO 输入电容)在仿真网表中加入后仿寄生,或按 Ch.30 修正滤波器系数
开环增益曲线在 附近出现尖峰离散采样效应( 接近 )降低环路带宽或使用相域仿真器
增益裕度不足( dB)高阶滤波器(4th+)的旁瓣极点过于靠近穿越频率重新设计滤波器,增大极点间距

开环频率响应仿真的设计用例

用例:3rd 无源环路滤波器的 Fc/φ 验证

设计规格(基于 Ch.26 公式计算):

  • 目标 kHz,
  • mA, MHz/V,
  • 滤波器系数: nF, μs, μs

PAC 仿真结果:

参数设计值仿真值偏差
200 kHz196 kHz
50.0°48.2°
$G(j\omega_c)$0 dB
增益裕度(3rd order) dB—

结论:仿真与设计值高度一致,不需要迭代修正。若偏差超出容限,应按以下步骤迭代:

If |Fc_sim - Fc_design| / Fc_design > 5%:
  检查滤波器系数 A0 的计算是否正确(特别是 C1 是否包含了 VCO 输入电容)
  如果 C1_{eff} = C1 + C_in 未考虑,则修正 A0 并重新计算
  
If |phi_sim - phi_design| > 3°:
  检查 T3 是否正确(电阻寄生电容可能引入额外极点)
  如果高频寄生极点影响显著,减小 T3 或增加 C3
  
重新计算滤波器系数 → 更新 PSS+PAC → 确认收敛

仿真验证流程与 Banerjee 设计流程的集成

Banerjee Ch.26-31 设计流程        仿真验证对应步骤
─────────────────────────        ────────────────
1. 确定 Kphi, Kvco, N, Fc, φ      
2. 计算滤波器系数 A0-A3, T2-T4   → PSS+PAC → 验证 Fc_sim, φ_sim
3. 计算元件值 R1-R3, C1-C3        → PSS+PAC(含元件寄生)→ 验证
4. 设计验证:相位裕度 / 稳定性     → 确认 Gain Margin > 10 dB
5. PVT 角分析                      → 每个角重新运行 PSS+PAC
6. 版图后仿真                      → 含寄生参数的 PSS+PAC

与现有知识的联系


关键公式

概念公式编号
滤波器传输函数(8.1)
开环传输函数(9.1)
闭环传输函数(9.3)
Gamma 优化因子(9.7)

参考文献

  • Banerjee, D. (2006). PLL Performance, Simulation, and Design (4th ed.), Ch.8-9.