📘 Huijsing Dynamic Offset Compensated CMOS Amplifiers 深度解析

Witte, Makinwa, Huijsing 合著（Springer, 2009），从 Huijsing 博士论文扩展而来，是动态失调补偿技术领域最权威的专著。全书 7 章 + 附录，覆盖 Auto-zeroing、Chopping、Chopped Auto-zeroing、Offset Stabilization 等技术的理论、拓扑与实现。

结构概览

章节	主题	核心内容
Ch.1	引言	失调来源（折叠共源共栅分析）、挑战与全书组织
Ch.2	动态失调补偿技术	Auto-zeroing（三种实现）、Chopping、Chopped AZ、开关非理想性
Ch.3	失调补偿运放	Ping-pong、AZ/Chopper 偏移稳定、频率补偿
Ch.4	失调补偿仪表放大器	电流反馈 IA、多种动态补偿 IA 架构
Ch.5	运放实现	斩波偏移稳定运放 + 斩波/AZ 组合运放
Ch.6	仪表放大器实现	低失调间接电流反馈 IA + 高压电流检测放大器
Ch.7	结论与展望	未来方向
App.A	版图问题	斩波器版图、时钟屏蔽

各章详解

Ch.1 引言

偏移来源分析：

MOSFET $V_{T}$ 失配和 $β$ 失配对漏电流的影响（强反型和弱反型分别推导）
折叠共源共栅运放的失调表达式（包含输入对 M1-2、电流镜 M3-4、尾电流源 M5-6 三对晶体管）
Pelgrom 模型： $σ^{2} (V_{T}) = A_{V T}^{2} / (W L) + S_{V T}^{2} D^{2}$ ， $σ^{2} (β) / β^{2} \approx A_{β}^{2} / (W L) + S_{β}^{2} D^{2}$
减小晶体管尺寸可将折叠共源共栅运放失调降至 0.95 mV（ $A_{V T} = 10$ mV·μm 时需 6400 μm² 面积）

关键洞察：通过增大面积降低失调的代价极高（6400 μm² 仅达 $σ (V_{T}) < 0.125$ mV），促使动态失调补偿成为必需。

Ch.2 动态失调补偿技术

2.1 Auto-zeroing：

输出失调存储（Output Offset Storage）：电容在输出端存储失调 → 信号相减去 → 残余失调 $V_{os, res} = (q_{inj 3} - q_{inj 4}) / (A C_{1})$
输入失调存储（Input Offset Storage）：电容在输入端 → 闭环消除 → 残余失调 $V_{os, res} = V_{os} / (A + 1) + q_{inj 3} / C_{1}$
辅助放大器（Auxiliary Amplifier）：用辅助跨导 G₂ 实现积分器型消除 → 残余失调 $V_{os, res} \approx V_{1} / A_{2} + V_{2} / A_{1}$ （Eq. 2-10）
噪声特性：白噪声折叠效应 → AZ 放大器低频噪声大幅升高（Eq. 2-16 $V_{e q n, L F}^{2} = d T_{s} g_{m} V_{n t h}^{2} / (4 C_{1})$ ）

与其他材料差异：本书对 AZ 噪声折叠的定量分析（传递函数 $H_{n} (f)$ 完整推导）比 Razavi §14.2 和 Gray §8 更系统深入；比 Sansen 更强调电容尺寸对残余失调的影响。

2.2 Chopping：

频率调制原理：信号调制到 $f_{C}$ ，失调/1/f 调制到高频 → LPF 滤除
噪声优势：当 $f_{C}$ > 1/f corner 时，完全消除 1/f 噪声（不产生折叠噪声！）
反馈网络中的斩波运放：纹波幅度 = $V_{os} \times (1 + R_{2} / R_{1})$ （ $V_{os}$ 在斩波输入端作为方波出现）
电荷注入模型： $C_{1}$ - $C_{2}$ 失配 → $V_{os, res 1} = 2 (R_{1} + R_{2}) (C_{1} - C_{2}) V_{F} f_{C}$ ； $C_{3}$ - $C_{4}$ 失配 → $V_{os, res 2} = 2 (C_{3} - C_{4}) V_{F} f_{C} / G_{1}$
- 20 kHz、5 kΩ、5V 驱动 → 残余失调 ~2 μV/fF
电荷注入减小策略：微分电路（最佳）、固定电压摆幅、虚拟开关（效果有限）

与其他材料差异：与 Razavi §14.2 相比，本书提供了斩波器中电荷注入的详细定量模型（包含跨导 $G_{1}$ 的作用）；与 Pavan Ch.8-9 相比，本书聚焦通用运放而非 ΔΣ 应用。

2.3 Chopped Auto-zeroed Amplifier：

AZ 以 50% 占空比工作时，噪声 PSD 在 $2 f_{A Z}$ 处有最小值
用 $f_{C} = 2 f_{A Z}$ 的斩波器调制 AZ 输出 → 最优低频噪声性能
原理：折叠白噪声被斩波调制到更高频率，同时 AZ 的残余失调也被斩波消除

2.4 开关非理想性：

电荷注入：MOS 沟道电荷 $q_{inj} = (V_{g s} - V_{T}) W L C_{o x}$ → 6.72 fC（1 μm/0.7μm 工艺）→ 1pF 上 6.72 mV
Nested Chopping：内斩波 $f_{C H}$ 优化噪声，外斩波 $f_{C L}$ 消除残余失调 → 100 nV 失调（ $f_{C H} = 2$ kHz, $f_{C L} = 15.6$ Hz）
Spike Filtering：用带通滤波器匹配斩波频率 → 0.54 μV 残余失调
Delayed Modulation / Guard Band：时域避开 spike 窗口

与其他材料差异：Nested Chopping 的详细介绍是本书独有内容（Razavi/Gray 未覆盖）。

Ch.3 失调补偿运放

3.1 Ping-pong Amplifier：

两个 AZ 放大器并行工作：一个放大信号、一个 auto-zero
连续时间操作但输出有切换毛刺
商用实现（如 LTC 器件）用多路径结构避免信号路径中的开关

3.2 Offset-stabilized Amplifiers（核心贡献）：

Auto-zero Offset-stabilized：稳定放大器 $G_{n}$ 在 $Φ_{2}$ 采样自身失调，在 $Φ_{1}$ 测量主放大器 $G_{m}$ 的失调 → 残余 $V_{os, res} \approx A_{m} / (A_{n} A_{m 2}) \cdot V_{m}$
- 缺点：折叠噪声 + 两相增益不同导致混叠
Chopper Offset-stabilized（本书核心贡献）：稳定放大器用 chopping 而非 AZ
- 优点：无折叠噪声 → 低频噪声由稳定放大器白噪声决定
- Chopper 频率 > 1/f corner 时，主放大器 1/f 噪声也被消除
频率补偿：多路径嵌套 Miller（ $C_{11}, C_{12}, C_{31}, C_{32}$ ）
Combined Chopper + AZ stabilized：进一步降低残余失调

与其他材料差异：Chopper Offset-stabilization 是本书的标志性贡献（Witte/ Huijsing 2006-2007 JSSC）。Intersil ICL7650 等商用”Chopper-stabilized”芯片实为 AZ offset-stabilized（存在折叠噪声），真正意义上的 Chopper offset-stabilized 运放由本书作者首次实现。

Ch.4 失调补偿仪表放大器

Current-feedback IA（CFIA）：输入电压→电流→电阻输出，带宽不随增益变化
Indirect Current-feedback IA（van den Dool & Huijsing 1993）：输入端用两个跨导级 → 输出端的跨阻级 → 共模输入输出解耦
动态补偿 IA 架构：Chopper IA、AZ IA、Ping-pong IA、Ping-pong-pang IA、Offset-stabilized IA、Chopper offset-stabilized chopper IA

与其他材料差异：本书对间接电流反馈 IA 的系统化覆盖是其他教材（Gray/Razavi/Sansen/Allen）均未涉及的独特内容。

Ch.5 运放实现

设计 1：斩波偏移稳定运放（§5.2）——本书核心技术验证

拓扑（Fig. 5-1/5-3）：三级运放 $G_{1}$ - $G_{3}$ + 偏移稳定环路（ $G_{6}$ 斩波 + $G_{5}$ 积分器 + S/H）+ 嵌套积分器偏移稳定（ $G_{8} / G_{9} / G_{10} / G_{11}$ ）
工艺：0.7 μm CMOS，3.6 mm²
功耗：700 μA @ 5.5 V
频率响应：1.3 MHz GBW，56° 相位裕度 @ 50 pF 负载
噪声：140 nV/√Hz 低频输入参考噪声
偏移性能（表 5-2，19 个样本统计）：

配置	时钟频率	平均失调	平均绝对偏差
无补偿	—	100 μV	1,500 μV
仅 CHOS（无 S/H/嵌套）	16 kHz	16 μV	30 μV
CHOS + 嵌套稳定（无 S/H）	16 kHz	-1.4 μV	0.5 μV
CHOS + 嵌套 + S/H（完整）	16 kHz	-1.22 μV	0.33 μV
CHOS + 嵌套 + S/H（完整）	4 kHz	-0.8 μV	0.13 μV
CHOS + 嵌套 + S/H（完整）	32 kHz	-1.81 μV	0.67 μV

纹波：CHOS 模式下 250 μVpp 三角波纹波；S/H 开启后纹波低于噪声水平
设计细节：
- 输出级（ $G_{1}$ ）：class-AB， $g_{m} = 2.5$ mA/V， $I_{q} = 250$ μA（Fig. 5-4）
- 输入级 $G_{3}$ ：折叠共源共栅 PMOS 输入 + 差分辅助输入 $G_{4}$ （Fig. 5-5）
- 稳定放大器 $G_{6}$ ：相同折叠共源共栅拓扑，跨导仅为 $G_{3}$ 的 1/100（4 μA/V）
- 积分器 $G_{5}$ ：两级 class-A 运放（Fig. 5-6）
- 偏置：PTIM 电流源保证跨导随温度恒定（Fig. 5-7，Eq. 5-8/5-12）

设计 2：斩波+AZ 偏移稳定运放（§5.3）

拓扑（Fig. 5-15/5-17）：两级主放大器 $G_{1}$ - $G_{2}$ + AZ+Chopper 偏移稳定环路（ $G_{5}$ 斩波 + $G_{4}$ 增益增强折叠共源共栅积分器）+ AZ 偏移稳定积分器（ $G_{7}$ ）
工艺：0.7 μm CMOS，2.7 mm²
功耗：280 μA @ 5.5 V
频率响应：620 kHz GBW，57° 相位裕度
噪声：33 nV/√Hz 低频输入参考噪声（较设计 1 降低 4.2 倍）
偏移：<1.5 μV @ 25 kHz 斩波 / 12.5 kHz AZ
CMRR：125 dB，PSRR：118 dB
设计改进：
- 稳定放大器 $G_{5}$ 跨导 200 μA/V（设计 1 的 50 倍）→ 更低噪声
- Auto-zeroing 降低斩波放大器失调 → 显著减小三角波纹波
- 辅助输入 $G_{3}$ 用退化差分对（ $R_{d e g}$ ）→ $V_{a ux}$ 范围 ~1 V（图 5-18）
- 积分器 $G_{4}$ ：增益增强折叠共源共栅单级（Fig. 5-20/5-21），无需轨到轨输出
- 比设计 1 功耗降低 60%，噪声降低 4.2 倍

差异：设计 1 验证了 Chopper offset-stabilization 的可行性（首个学术验证），设计 2 证明了 AZ+Chopper 组合的实际优势。TI OPA333（Burt & Zhang 2006）使用类似 SC 陷波滤波器拓扑，是同时期的独立工作。

Ch.6 仪表放大器实现

设计 1：低失调间接电流反馈 IA（§6.2）

拓扑（Fig. 6-1→6-3）：多路径 ICF IA + 斩波输入 $G_{51} / G_{52}$ + AZ 偏移稳定积分器
- 高频路径： $G_{21}$ / $G_{22}$ → $G_{1}$
- 低频路径： $G_{51}$ / $G_{52}$ 斩波 → $G_{4}$ 积分器 → $G_{3}$ 辅助输入
工艺：0.7 μm CMOS，3.5 mm²
功耗：325 μA @ 5.5 V
噪声：42 nV/√Hz 低频输入参考噪声（ $1/ f$ corner < 10 Hz）
频率响应：630 kHz GBW，57° 相位裕度
偏移：< 2.5 μV @ $V_{DD} = 3.3$ V
CMRR：130 dB（参考和输入共模），PSRR：114 dB
增益精度：0.05%（输入共模 0-3.6 V 范围内）
结构：与 §5.3 运放高度相似，增加了 $G_{21}$ / $G_{22}$ 输入级和 $G_{51}$ / $G_{52}$ 复制输入级
电流分布（Table 6-1）： $G_{1} = 55$ μA， $G_{21} + G_{22} = 75$ μA， $G_{51} + G_{52} = 75$ μA， $G_{4} = 50$ μA

设计 2：高压电流检测放大器（§6.3，Witte ISSCC 2008）

拓扑（Fig. 6-18/6-19）：多路径间接 CFIA + 高压 NMOS 输入 $G_{3} / G_{7}$ + 低压 PMOS 反馈 $G_{4} / G_{8}$ + AZ+Chopper 组合 + 积分器自稳零
工艺：0.8 μm BiCMOS（带高压器件），2.5 mm²
功耗：1,050 μA（ $V_{B a t}$ 供电 200 μA + $V_{DD}$ 供电 850 μA）
噪声：136 nV/√Hz 低频输入参考噪声
频率响应：1 MHz GBW
偏移：< 5 μV（10 个样本）
CMRR：143 dB DC（ $V_{B a t}$ 2-30 V 范围），>105 dB @ <20 kHz
PSRR：121 dB
增益精度：0.1%（激光修调薄膜电阻）
输入共模范围： $V_{B a t}$ 1.9-30 V， $V_{re f}$ 0 V 至 $V_{DD} - 1.4$ V
与 LTC6102 对比优势：双向电流检测能力、更低失调（5 μV vs 10 μV）、独立 $V_{DD}$ 供电
创新设计：
- 异构跨导： $G_{3} / G_{7}$ 用 NMOS 电压跟随器 + 电阻退火（Fig. 6-23）， $G_{4} / G_{8}$ 用 PMOS 版本
- 增益精度 0.15% 仿真结果
- 伪随机 5-bit 频率抖动（28-32 kHz）防止混叠
- 片上 LLC/带隙基准偏置（Fig. 6-24）

Ch.7 结论与展望

核心结论：

Offset-stabilization 技术（§3.3）可设计宽带低失调通用运放和 IA
Chopper offset-stabilization 提供最佳噪声性能，但斩波纹波是需要克服的主问题
两种纹波抑制方案：
1. S/H 低通滤波（§3.3.4 方法 A）
2. AZ+Chopper 偏移稳定（§3.3.5）
Ping-pong 技术可解决 AZ 低频噪声劣化问题（噪声功率提升 $2$ 倍）

未来方向：

< 100 nV 失调：理论上可行但热电势效应（PCB 上） 会限制实际性能 → 可能仅适用于特定片上 SoC（如 Hall 传感器读出 [van der Meer ISSCC 2005]）
修调 + 斩波组合：Bolatkale 2008 BiCMOS 运放用室温修调实现 0.33 μV/°C 偏移漂移
连续时间纹波抑制：S/H 和 AZ 方案均为采样操作 → 存在 kT/C 噪声/混叠/信号混叠 → 未来应探索连续时间纹波抑制环路 [Wu ISSCC 2009]
迭代偏移稳定（§3.4.1）：有潜力但待深入研究
Ping-pong-pang IA（§4.2.4）：增益误差指标极佳，可深入研究
动态增益补偿：超越动态失调补偿 → 同时对增益误差做动态校准

Appendix A 版图问题

电荷注入的版图影响（Eq. A-1/A-2）：

输入侧时钟馈通电容失配： $V_{os, res 1} = 2 (R_{1} + R_{2}) (C_{1} - C_{2}) V_{F} f_{C}$
输出侧时钟馈通电容失配： $V_{os, res 2} = 2 (C_{3} - C_{4}) V_{F} f_{C} / G_{1}$
数值：20 kHz、5 kΩ、5V 驱动 → 每 fF 失配 → 2 μV 残余失调
高跨导放大器对输出侧失配不敏感（ $G_{1}$ 大 → 分母大）

斩波器版图方案：

带虚拟管的对称版图（Fig. A-3）：
- 两个虚拟管 $M_{D 1} / M_{D 2}$ 使 $M_{1}$ - $M_{4}$ 拓扑和电学对称
- Poly 时钟线仅平行于输入线，不平行于输出线
- 接地 Metal1 屏蔽 Metal2 时钟线
- 缺点：面积大
紧凑型对称版图（Fig. A-4）：
- 不用虚拟管，极对称布局
- 信号线与时钟线始终垂直
- 绝对寄生电容更小（交叉更少）
- 应用于 §5.3/§6.2/§6.3

时钟屏蔽（§A.3，Fig. A-5）：

片上同轴电缆：在 3 金属工艺中用 $M_{2}$ （信号）+ $M_{1}$ / $M_{3}$ （接地屏蔽）；2 金属工艺用 $M_{2}$ + 衬底/阱
所有实现均使用同轴时钟布线
必要交叉时保持寄生馈通平衡
模拟地和数字地分离的芯片级建议（见 Fig. A-6）

跨来源对比（vs Gray/Razavi/Sansen/Allen/Baker）

特性	Huijsing 本书	Gray §3.5/§8	Razavi §14	Sansen Ch.15
AZ 噪声折叠建模	全定量推导 ( $H_{n} (f)$ )	未覆盖	入门级	有限
Chopper 电荷注入模型	完整 $C_{1}$ - $C_{4}$ 模型	未覆盖	定性	定性
Chopper Offset-stabilized	原创贡献	未覆盖	未覆盖	未覆盖
Nested Chopping	详细	未覆盖	未覆盖	未覆盖
间接电流反馈 IA	系统化覆盖	未覆盖	未覆盖	未覆盖
Ping-pong + 多路径	详细	未覆盖	提及	未覆盖

定位：本书是失调消除领域的技术专著，不覆盖通用运放设计基础（假设读者已掌握 Gray §3/§6 内容），专注于 AZ、Chopping 及组合技术的理论、拓扑与实现细节。

参考

Witte, Makinwa, Huijsing. Dynamic Offset Compensated CMOS Amplifiers. Springer, 2009. ISBN 978-90-481-2755-9.
Witte et al., “A CMOS chopper offset-stabilized opamp”, IEEE JSSC, Jul. 2007.
Witte et al., “A current-feedback instrumentation amplifier with 5μV offset for bidirectional high-side current-sensing”, IEEE ISSCC, Feb. 2008.

KnowledgeWiki

探索

Huijsing Dynamic Offset Compensated CMOS Amplifiers 深度解析

关系图谱