Liu 2016 Energy-Efficient Phase-Domain RF Receivers 深度解析

Y.-H. Liu, “Energy-Efficient Phase-Domain RF Receivers for Internet-of-Things (IOT) Applications,” in Efficient Sensor Interfaces, Advanced Amplifiers and Low Power RF Systems, K.A.A. Makinwa et al. (eds.), Springer, 2016, Ch.17. DOI: 10.1007/978-3-319-21185-5_17

项目	内容
作者	Y.-H. Liu (Holst Centre/IMEC, Netherlands)
工艺	90 nm CMOS
架构	Sliding-IF Phase-to-Digital Conversion (SIF-PDC)
功耗	2.4 mW @ 2 Mbps
能效	1.2 nJ/bit
灵敏度	-92 dBm (BER=10⁻³)
FoM	181 dB
调制	HS-OQPSK, GFSK (Bluetooth Smart)
面积	0.9 mm²

1. 引言

IoT/WBAN 远程传感器节点中 RF 收发器消耗 >90% 的电池能量，目标能效 <1 nJ/bit。2.4 GHz ISM 频段拥挤（如 Bluetooth LE 40 个信道同时工作），接收机需足够的选择性和干扰抑制。

2. FSK 接收机分类

FSK/PSK 调制因其恒包络特性适用于低功耗实现。FSK RX 分以下几类：

2.1 相关器 FSK RX (Quadrature Correlator)

将信号与其延迟/微分版本相乘检测频偏。使用低中频架构，可全数字实现（需要中等分辨率 I/Q ADC）。

2.2 零交叉检测 ZCD FSK RX (Zero-Crossing Detector)

低中频 → 镜像抑制 BPF → 硬限幅器 → ZCD → LPF/计数器提取频偏信息。优点：实现简单。

2.3 Phase-ADC FSK RX

用低分辨率相位 ADC 替代 I/Q 幅度域 ADC，直接基于 I/Q 关系测量和量化相位。频率偏差通过对量化相位求导获得。

2.4 相位跟踪 FSK RX

自由振荡 VCO 方案 [Gustat 2003]：VCO 作为载波恢复和频率解调环路的一部分。

问题：强干扰牵引 VCO 中心频率 → 选择性差；慢频率漂移 → 低频噪声；ADC 量化噪声限制精度

ΔΣ-FDC 方案 [Galton 1998]：用计数器作为精确 LO 相位控制器 + ΔΣ 噪声整形。

优势：中心频率稳定
问题：ADC 需要以载波频率 f_C 采样 → GHz 级 → 低效；采样时间随数据变化 → 非均匀采样

3. 提出的相位域接收机 (SIF-PDC)

3.1 相位旋转器 (Phase Rotator)

由相位选择器 + 相位累加器组成，替代计数器作 LO 相位控制器：

解耦 输入中心频率 f_C 和 ADC 采样频率 f_CLK
避免非均匀采样

数字相位积分 vs 模拟相位积分：

模拟积分器 + ADC → 连续”1”时积分器饱和（限 VDD）
数字积分器 → 输出码循环回绕 (0~2ᴺ−1)，永不饱和 → 范围无限

3.2 系统架构

SIF-PDC 接收机 (Sliding-IF Phase-to-Digital Converter)：

PLL：分数-N PLL 锁定到 32 MHz 参考时钟 → VCO 锁定在 8/9 f_C (f_LO1 = 2.2 GHz @ f_C=2.475 GHz)
RF 混频器：f_LO1 下变频
÷8 分频：产生 16 相 LO @ f_LO2 = 275 MHz
IF 混频器/鉴相器：16 相 LO 进行相位检测
LPF + 比较器：1-bit 量化（f_OUT 二进制解调频率）
4-bit 数字相位累加器：输出解调相位 Φ_OUT
相位选择器：根据 Φ_OUT 选择 16 相之一

滑动-IF 架构优势：

f_LO1 = 8/9 f_C → 多相 LO 生成功率大幅降低
镜像在 ~550 MHz 外 → LNA LC 谐振提供 ~25 dB 镜像抑制

载波恢复 vs 解调环路解耦：

PLL 带宽 ~100 kHz（优化相位噪声和频率稳定性）
SIF-PDC 带宽可更高（支持数 Mbps 解调）

3.3 模拟鉴相器与 1-bit 量化

采用 Gilbert-cell 混频器作为模拟鉴相器（比数字鉴相器线性度好）
1-bit 比较器 → 消除幅度依赖 → 利用”捕获效应” (Capture Effect) 提高干扰鲁棒性
LPF (可编程带宽) + 1-bit 量化 → 在无需高 Q BPF 下处理干扰

4. 简化的数学模型

等效线性模型（相位域近似）：

K_{CMP} \approx \frac{1}{A \cdot K _{P D} \cdot K _{L PF}}

SIF-PDC 环路带宽：

f_{P D C} = \frac{A \cdot K _{P D} \cdot K _{L PF} \cdot K _{CMP} \cdot K _{D CO}}{2 π} \approx \frac{K _{D CO}}{2 π}

环路带宽近似等于数字相位累加器累积速率 K_DCO
鉴相器幅度依赖性被比较器补偿 → 整体幅度无关

开环传递函数、STF、NTF（1 阶 LPF 假设）：

T F_{Op e n L oo p} (s) = \frac{ω _{P D C}}{s} \cdot \frac{ω _{L PF}}{s + ω _{L PF}}

STF = \frac{f _{O U T} ( s )}{f _{I N} ( s )} = \frac{ω _{L PF}}{s ^{2} + s \cdot ω _{L PF} + ω _{L PF} \cdot ω _{P D C}}

NT F_{f} = \frac{f _{O U T} ( s )}{f _{QN} ( s )} = \frac{s ^{2} + s \cdot ω _{L PF}}{s ^{2} + s \cdot ω _{L PF} + ω _{L PF} \cdot ω _{P D C}}

SIF-PDC 等效于 1 阶 ΔΣ 1-bit 频率-数字转换器。

5. 电路实现

5.1 推挽混频器 (Push-Pull Mixer)

解决单端 LNA 与双平衡混频器接口的效率问题：

利用 N 和 P-MOS 的互补 gm → 100% gm 利用（传统方案浪费 50%）
固有单端-差分转换（无需 Balun）
一阶 LO 馈通抵消 + CMFB 进一步抑制
仿真：1.9 GHz LO 馈通抑制到 10 mV

5.2 IF 混频器与模拟基带

无源 IF 混频器
3 阶 Butterworth LPF/PGA（可编程带宽），最大增益 36 dB
动态比较器 @ 32 MHz 采样，延迟 <2 ns

5.3 多相 LO 生成

16 相由两级分频生成（÷2 + ÷4），而非单级 8-DFF 环形：

放松时序要求
功耗减半

第一级 ÷2：高速低功耗动态负载 DFF，产生 4 相 第二级 ÷4：并行触发，产生 16 相

相位序列复位：保证偶相 {0,2,…14} 先触发，奇相 {1,3,…15} 后触发 → 消除模糊状态

6. 测量结果

参数	值
技术	90 nm CMOS
面积	0.9 mm²
电源	1.0 V
功耗	2.4 mW
数据率	2 Mbps (HS-OQPSK)
灵敏度	-92 dBm (BER=10⁻³)
NF	6 dB
ACR @ 2/4/6 MHz	-3 / 12 / 17 dB
能效	1.2 nJ/bit
FoM	181 dB

功耗分布：LNA/混频器 1050 µW (44%) > 多相生成 500 µW > PD/LPF 400 µW > VCO 300 µW > CP 150 µW

性能对比：相比传统 I/Q RX [Liu 2013] 节省 ~40% 功耗，灵敏度和选择性与 FSK/PSK RX 相当，能效接近 ASK 能量检测 RX。

7. 结论

SIF-PDC 将信号处理从模拟幅度域转换到数字相位域
单通道架构无需正交高频 LO 生成 → 显著省电
相位旋转器解耦载波生成和频率解调
有利于低电压工作和工艺缩放
与能量检测 ASK RX 相当的能效，同时保持 FSK/PSK RX 的灵敏度/选择性

KnowledgeWiki

探索