Thiruarayanan 2016: PLL-Free Frequency Synthesizers
来源: R. Thiruarayanan, D. Ruffieux, C. Enz, “PLL-Free, High Data Rate Capable Frequency Synthesizers,” in Efficient Sensor Interfaces, Advanced Amplifiers and Low Power RF Systems (AACD 2015), Springer, 2016, pp. 225–242.
基本信息
| 项目 | 内容 |
|---|---|
| 作者 | Raghavasimhan Thiruarayanan (EPFL/CSEM), David Ruffieux (CSEM), Christian Enz (EPFL) |
| 核心 | 使用 FBAR 代替晶体 → 5 µs 快速启动 → 消除 XO 能耗开销 |
| 应用 | WSN 无线传感器网络、运动跟踪(10 kbps, 10 µW) |
1. Duty Cycling 的问题
能量开销分析
无线传感器网络 (WSN) 用 duty cycling 降低平均功耗:短突发高速通信→大部分时间休眠。
关键问题: 晶振 (XO) 是能耗瓶颈:
- XO 持续运行:50–100 µW > 通信功耗
- XO duty cycled:1 ms 唤醒时间 @ 0.5–1 mW → 唤醒能量与通信能量同量级
示例:2.4 GHz 无线电 5.4 mW, 32 字节包 (125 µs) → 通信 0.675 µJ, XO 唤醒 0.5 µJ
Useful Energy Threshold (UET)
存在一个有用能量阈值:当通信数据率提高使通信能量降低至与 XO 唤醒能量相当时,进一步提高数据率的收益递减。
根本解决方案: 减少频率参考的唤醒时间 → 使用低 Q 替代谐振器
2. FBAR 谐振器
结构与原理 (Fig. 3-4)
- 结构: AlN 压电薄膜夹于两电极之间
- 原理: 电场 → 机械形变 → 声波(沿厚度方向传播)→ 空气界面反射 → 驻波
- 频率: 1–7 GHz(取决于薄膜厚度)
Butterworth-Van Dyke 模型
┌─C_m─L_m─R_m─┐
│ │
└───C_0────────┘
谐振频率:
关键参数:
| 参数 | FBAR | 石英晶体 |
|---|---|---|
| Q 值 | 500–2000 | |
| 唤醒时间 | ~µs | ~ms |
| 频率 | 1–7 GHz | ~MHz |
| 耦合系数 | 百分之几 | 小 |
3. FBAR 基频率合成器架构 (Fig. 5)
结构
FBAR DCO → ÷N (IF) → [Mixer: LO + IF] → RF 输出
↑
温度补偿 + ΔΣ + 粗/细调谐 + FM 调制
- LO = , IF =
- RF = LO + IF =
- 通道选择:调谐 FBAR DCO 频率
优势 vs PLL 方案
| 特性 | PLL 方案 | FBAR 无 PLL 方案 |
|---|---|---|
| 唤醒时间 | ~1 ms (XO) | ~3–5 µs |
| 数据率 | 受 PLL 锁定时间限制 | 高 (16 Mbps) |
| 频率敏捷性 | 慢 | 快 |
| 能量效率 | XO 开销大 | 大幅降低 |
性能总结
| 参数 | 值 |
|---|---|
| 唤醒时间 | 3 µs |
| 峰值数据率 | 16 Mbps |
| 频率范围 | 2.4 GHz ISM 频段 |
| FoM | 领先同类方案 |
| 适用场景 | WSN、运动跟踪、短突发通信 |
相关页面
- Ch14 Ultra-Low-Power Wireless SoC — 同论文集低功耗无线 SoC
- 低功耗射频系统
- 频率合成器设计
- BAW 谐振器技术
- Christian Enz — 本文作者,ULP RF IC 权威